バリエーションとして
フルアダー使って3入力いっぺんに処理する方法。
これとは別に
論理をケチる方法としてHAのS出力をOR回路で代用する方法が考えられる。
０.1,それ以上、
の三通りが見分けられれば良いんだから
FPGAで組むならこれ使うだろうな。