あ、ゴメンゴメン
「Verilogで書いたものはUDBにマッピングされる」＝
「cfgregの内容でパラメタライズされたdatapathのインタンスを含む
　（UDB全体に対応する）Verilogソースファイルが生成される」って意味
　なのかな？
そして、「プリミティブなところ」＝datapathの内部構造ってこと？