【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27
レス数が950を超えています。1000を超えると書き込みができなくなります。
>>847
S7にddr3-800を8bit幅で接続すると、ピーク帯域は800MB/s、実帯域は半分と見ると400MB/s
フルHDがYUV422の1080/59iだとすると、読み出し1方向のみなら150MB/sなので楽勝で間に合う
RGB444でやっても225MB/sなので間に合う
1080/59pだと2倍の帯域が必要なので、RGB444は苦しくなるけど、頑張ったらできるかも
hdmiのエンコードをfpgaでやる方が難しい
tmdsしゃべらせて、映ればokレベルなら、頑張ればなんとかなるかも >>859
最初に一回だけ書き込んで、あとは読み出しだけ、とあるよ
>>858
どうして 59i 59p ? >>860
59i,59pはビデオ業界の慣用表現
正確には59.94iと59.94pだけど、長いからこう書く
60p,60iとの違いは、ピクセルクロックの周波数が74.25Mか、74.1758Mか
ntscのフィールド周期が59.94iだったことに由来する値
白黒のときは60iで良かったんだけどね XilinxだとだいたいAXIでつなぐことになると思うから、マルチマスタでもAXIインターコネクト介せば調停回路は作らなくても大丈夫。
正確には59.94fpsだね。丸めずに59fpsって呼ぶのは、ちゃんとした60.00fpsと区別するためなんだと思う。
Windowsのモニタ設定にも59fpsと60fpsがあるね。 >>861
アナログ時代から家電メーカーで映像機器の設計開発をやってて
数年前に退職した身たけど、59i 59p なんて省略形は見たことないよ。
普通は書くならちゃんと59.94と書く。
あるいは暗黙の了解で、仮に60と書いてあっても
文脈で判断してPC関係でなければ頭の中では59.94と理解する
「り」とか「マ?」とか、今は何でもかんでも省略というか横着しすぎだなw > 1080/59pだと2倍の帯域が必要なので、RGB444は苦しくなるけど、頑張ったらできるかも
>>848 に、 条件が書いてあるが・・・
質問ヌシが書いてる内容を見る限り、ビデオ信号に関する知識は無さそう
単に、”FULL HDのbmpイメージがある、それを表示したい”、 それだけだね
なら、インターレースの概念など持ち合わせていないだろから、60P を想定だろ
これだと、メモリ帯域だけじゃなく、最終段の SER/DESも GHzを超える(1.5GHz程度)
DotClk も150MHzで, これも制約無しじゃ厳しいだろ
実際、60P でやってるヤツは見た事はあるけど、それは 当然それなりのレベルの人での話し
聞いてるヌシでは無理だと思うな。 昔業務用ビデオやってたけど59iなんて表現見たことないよ。 sonyとかパナの現行機器の説明書で普通に使われてる>59p,59i
年寄りだからか、民生機しかやってないから知らないだけ
経験あるつもりかもしれないけど、知識のアップデート怠ったらただの老害 847です。
反応が遅くなりすいません。
>>850
すいません。たまにしかFPGAを使わず あまり詳しくなく・・・・
>>852
ありがとうございます。試してみます。
>>858
おぉ、この情報は助かります。
DRAMへの書き込みは電源投入直後の1回だけで、その後は読み出しだけです。
(画像固定のフォトフレームみたいないものです)
チャレンジしてみます。
>>864
はい、そうです。60Pです。
SER/DESはドットクロックの10倍で1.5GHzで動かすことを想定しています・・・・
10年くらい前にフルHDではないのですが、Spartan3A や Virtex5 で同じようなことを
やった経験がありますが、デタラメに作っただけなので基本的な知識にかけています。
いま、まずはXilinx のXAPP495 (Spartan6向け) を Spartan7用に変更している最中です。
ようやく配置・配線でエラーがなくなりましたが期待通りに画像が映るかどうか・・・・
あぁ、どうしよう・・・ s7のoserdesは、スピードグレード2でも最大1250Mb/sなので、1080/60pは無理
ds189参照
xapp495も1080/60iでrgb444までしか対応してないので、60pやりたければ自分で拡張しないと出せない
でも60iでよければ、すぐ出せるでしょ あらら、経験は有ったのか
なら、最初からそういって欲しかったな
まずメモリ帯域が怪しい、この手のブラック・ボックス コントローラは実
際にシュミレーションしてみないと判らない。
(上で、誰かが指摘してるように、
> ピーク帯域は800MB/s、実帯域は半分と見ると400MB/s
オレ自分で確認するつもりはないけど、遠からずって処だろ)
次にTMDS_33、此方もスペック・オーバー(意外と遅い、恐らく需要が少ないんだろうが)
ただし此方は実力的には動くと思う、まぁ趣味の範疇だろうから動けばOkて事で大丈夫だろ
推測の根拠は、Sparutan6 での動作報告を見たことがある(但し、オーバース・ペックと注意書きは添えてあった)
以上は、パラッとデータ・シートを捲っただけだから、真偽の程は自身で確認してくれ
Spartan-7 FPGAs Data Sheet: DC and AC Switching Characteristics
ds189-spartan-7-data-sheet.pdf
Greade ? -2 -1
TMDS_33 0.81 0.88 (ns) >>867
老害でおおいに結構!
円周率は3だと今でも言い張るゆとり君や、
59.94i を 59i と書くことに何の疑問や抵抗のない
あなたのような人になるよりはずっといい >>869
>>870
コメントありがとうございます。
Spartan7のスペック外ですが、まずは勉強をかねて1080Pで試してみようと思います。
無理であれば、720Pで進めたいと思います。
結果が出たら報告したいと思います。 >>871
で、59iや59pという表記が使われてるかどうか、調べましたか?
別に私が俺ルールで始めた記載じゃないんです。
20年以上ビデオで飯食ってるから、若者でもない。
流れには逆らえないし、こっちの方が便利なこともあるので。 入力FIFOを3ライン分位用意して書き込むよろし
出力も同様で
たぶんそんな感じで XilinxのDDRコントローラのIPのバーストの係数で、シーケンスマシン組めばいいと思われ なんかたまにずれた発言するやついたけど
やっぱ老害が紛れ込んでいたんだな cyclone系とMAX10の大きな差ってなんですか?
フラッシュの有無は理解できますが 規模とピンアサインと速度がフィットしちまえばあまり関係ないか
規模はcpldが小さいがな MAX 10は、LE=50K まで有るからな
規模の視点で見るなら、もはや CPLD のイメージは無いよ
一世代前の MAX5までは、最大でも LE=2.2K 程度だったから、文字通り桁が違う
メーカ自身の表記でも、MAX10からは FPGA に変わった。 (MAX5まではCPLDの表記) 何が早いの?
MAX10はちょっと古いプロセスだよね。 cyclone、 無印 2/3/4/5 飛んで 10、 と種々あるからな
仮に比べるなら、同時期の物同士での比較妥当だろう
その条件なら >>884の言う通りで、速いのは cyclone の方 >>885
cyclone10もGXとLPでかなり違うけど
なぜ同じシリーズなんだろう。 同じ "10" でも
"MAX 10" の方はAlteraの時で、"Cyclone 10" は Intel に変わってから。
全く別のプロセスを使ってるのに同じ名称とか
PCで培った お得意の リネーム・テクノロジ を思わせるような名称の付け方だよな
インテルに変わってから、すっかり魅力が失せた
このスレでも同意見が散見される、そう感じてるのはオレだけじゃ無いよ FPGA と CPLD の大きな差ってなんですか? CPLDと言っとけば何となく手軽なイメージになるよ!なるよ! intelになってからまったく使わなくなった
xilinxが攻めた機能を搭載してきてるのがうちのニーズに合致しているのもあるけど >>888
小規模FPGAでFlash 搭載のチップを CPLD ということがあるが、本来は別物。
マクロセルを使うのが CPLD もしくは PLD 。 Max10てもう古いのか? 滅多にFPGAつかわないので使うたびにかわる。
Max10使いやすいのにな。今回これで基板おこすつもりで設計完了したんだが
チップ変えた方がいいんだろうか? BGAは使いたくないしなー。 Max 10 どころか、自分は Cyclone 2 で十分だと思ってる。 >>892
MAX10はMAXシリーズだからマクロセルを使ってると勘違いしてたわ
新ブランドにすればいいのに >>895
古いデバイスは高いよ。ビット単価でひかくするとね。 以前に Spartan7 のフルHD画像の表示について質問した 847 です。
ようやく XAPP495(Spartan6向け) が Spartan7 で動作しカラーパターンが表示する
ようになりました。
この先の実装は以下の構成で考えているのですが、本当にこれが最適解なのか???な状態です。
DDR3-SDRAM --- MIG --- AXI Interconnect --- 自作IP(HDM(DVI)I出力)
電源投入後のDRAMへの書き込みは MicroBlazeから行うつもりです。
自作IPをつくるべきか(AXI Stream ?)、Vivadoに付属の既存のIPを使うべきなのか、やり方がいろいろありそうで、
むずかしいです・・・・ 使用可能なIPがあるなら使ったほうが良いかと。
自分がよくやるのは、AXI VDMAを使ってDDR MIGから画像を引き出してAXI4Streamにして、AXI4 stream Video OutとVideo Timing
GeneratorでSyncつきパラレルビデオ信号にしてしまう方法。
今は無料でC++高位合成もできるからそちらに挑戦するのも楽しい そもそものキーポイントは、1080P / 720P だったわけだからな
そこはどうだったのよ >>888
昔のアルテラの資料にはピンからピンの時間が一定なのがPLD、
回路により可変なのがFPGAと張ったがMAX10はマクロセルじゃないんで
一定にならないよな >>902
ありがとうございます。
とても参考になります。
AXI-VDMA を試したいと思います。
>>903
すいません、まだ1080Pは試せていません・・・ > 【新型肺炎】中国、深セン市(人口1302万人)も封鎖
最後にポチったのが去年の11月だったが、 こうなると人事じゃないな >>908
不正確な情報(あるいはデマの種)の流布。 マウザーで値段見てたらSILEGOのPLDだかアナログASICだかの混合したICがあったんだけど安いし面白そう。なんでもできそうだけどデバイスの規模が小さいんで使いこなしが難しいそう http://www.gowinsemi.com.cn/
もうここらに対抗できる日本メーカってないんだな
ルネとかオリジナルCPUじゃどーしよーもなくなってARMビジネスに乗り出した者の全然うまくいってなさそうだし、
このままじり貧じゃねーの? >>914
そんなの20年前にわかってたこと上で
ずっとボコボコにされてんだよ
半導体は経営能力が高くないとだめだから日本企業には無理
官にこびへつらって人月売るという経営力がゴミでもできることにシフトしとる 何時 発送出来るか判らないのでキャンセルしてくれ だってさ
良心的な店だな、半分は音沙汰すら無し。 >音沙汰無し
担当者死んでるんじゃないか?gkbr コスパのいいfpgaってなに?
安くてデカイのを使いたい aliとかで2000円くらいのsp6ボード売ってるsdram付きのやつ
sp6だからiseだけど 初心者です。
FPGAで行列の乗算をできるだけ早く実行したいと思います。
Xilinx, Intel どちらを使っても大した差はないのかなぁと思っているのですがどうでしょうか。 >>925
ありがとうございます。了解しました。
>>926
すいません、整数だけを扱います。
>>927
そうなんですね。
初心者だけに疑問があって、いまネットで調べているのですが
・乗算用のハードマクロが用意されていてそれを使うことになるのか?Xilinxの場合はDSP48?
・単純な掛け算(たとえば10?10など)が完了するまで何クロックかかるのか?
など手探り状態です。 「10?10」 は間違いで 正しくは「10 X 10」 です。 こういうアルゴリズムの検証はsystem gen xilinx とかがいいのかな
matlab とかで検証してfpgaに実装 LDA #10
LDB #10
MUL
STD dest 10*10みたいな大した量じゃないなら
メモリに入れてしまうという手もある vivadoなら乗算 * で書けば勝手にDSP48に置き換えてインプリしてくれる
単純な掛け算ならワンクロックで十分に速度出る
bit幅がでかくてカスケードする場合は自分でDSP48置いたほうが確実 まあ、10*10 ならコンパイラが何とかしてくれるけどね。 シーケンサ組まんと行列計算できんだろ
それともそこまで高位合成できんの?今どきって >>936
高位合成はもう十分使われてるよ
cで書いたディープラーニングを合成して
行列計算しまくりやで レイテンシと規模を推定考慮できるまでの経験積むのが大変 どうすれば質の高い経験が積めるのか調査するのも大変 >>938
Cで行列計算書くならverilogでも変わらないよね。 パイプライン化して回さないといくら乗算器があっても足りないぞ >>942
乗算器が大量にあれば出来るでしょ。
大量にあれば。 BGAのハンダボールに一本ずつポリウレタン線を植え込んで基板に実装
という夢を見た。 > 大量にあれば。
大量の乗算器を並列に動かすように工夫しないと、全然性能が出ない
なんせ昨今のCPUに比べ
配線遅延も含めての 実用的な乗算器の速度は、 1/10 程度だからな
100倍の数の乗算器を並列に回して、やっと10倍の速度。 こんな感じだ
単一乗算器をパイプラインで回す とかやってたら、安物のRaspiのSIMD にさえも負けてしまう
わざわざFPGAでやる意味が全く無い うん、個人じゃとてもとても手がでない。
GPUのほうがいい 積和をマクロ化してforで並列化すりゃ記述自体は簡単にできるでしょ
fmaxがどれだけ取れるか別にして
行列演算に特化するなら(人工知能ではない)AIエンジンを積んだVersalを使うのが簡単な気がする 昔BGAのFPGAをひっくり返して手ハンダ実装やっている記事を見た記憶があるんだがググっても出てこねぇ レス数が950を超えています。1000を超えると書き込みができなくなります。