【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27
■ このスレッドは過去ログ倉庫に格納されています
>>654
無料の基板CADで設計して
中国業者に製造出して
ご家庭にある電気コンロで実装できるよ
というかした >>655
メタルマスクとかクリームはんだってどうなさってます? alteraブラスターは安すぎるのは駄目みたいebayで1000円くらいのがいい
500円くらいのは駄目 USB Blaster互換の中にはBOSD起こすのもあるけど、Intelに買収される前のドライバだと
動いたりするのもあるみたい(うちでは11.0sp1同梱のドライバでは使えた) >>656
マスクは一緒に作ってもらえるよ
ハンダはネット通販では? >>656
>>659
ちゃんとやるならメタルマスクもクリームハンダもいるけど
趣味なら別にいらない
BGAのボールだけで付く
温度管理も手動だし 基板みたいにチップも設計データ送ったらすぐ作ってくれるようになればいいのになあ >>660
電気コンロってんのにガチの可能性は考慮する必要ないだろ >>662
シャトルでやったら?
ってか、開発環境あるの? アルテラ系の開発環境は、Quartus 2 webパックという情報が多いけど、
インテルのサイトにいくと、Quartus Prime Lite Edition があるようですけど、
こっちでは、だめなのでしょうか?用途が違う? >>667
インテルに買収された前後あたりで、名称が変わった
新しいツールでは、古いデバイスの(例えば Cyclone I/II/III 等) サポートは削除されてる
なんで、アルテラ時代の "Quartus 2"も置いてあったはず、確か・・・
自分が使おうと考えてるデバイスに対応したツール、を選択する事が必要 >>668
thx.
インテルサイトでたどり着いたら、
5月, 2015
となっていて、最新 v19.3 を選択したら、primeに誘導されてしまったのでとりあえずinstallしてみたら
win7のせいか、スタートメニューに登録されず???となって、とりあえず、直接実行できるみたいですけど、いったん削除して
「Quartus II ウェブ・エディション」をインストールすることにします。 https://www.intel.co.jp/content/www/jp/ja/programmable/downloads/download−center.html
(この板は、 "url" 張ると弾かれるかようだから、全角で・・・)
ここで、どのバージョンがどのデバイスをサポートしてるかが判る
まずは、落とす前に確認しとけ
間違えて対応してないバージョンを落としても、無駄に時間を費やすだけだからな とりあえず、インストールできました。
ハードは、まだ用意していないけど、
ソフトシミュレータ(あんのかな?)使って、簡単なロジック回路の動作確認はできますでしょうか?
安いテストボードあれば、それを試してみたい。 >>671
普通にインストールしたらmodelsimが入ってるはずだからそれが使える >>672
マクニカのチュートリアルを使って、何とか試すことができました。
情報がアルテラ時代のものだったので、テストベンチファイルのlinkが切れてたけど、現行のprime用で
用意されているものを使ったら動きました。
GUIの設定項目が多すぎて、独学ではかなり難しそうですけど、ボチボチやっていきます。
無償のipが比較的充実していていますね。
普段C言語を使っているので、verlog かなと思っていたけど、VHDLも悪くないなと思いました。 writerの都合とかで古いの使ってる人はご注意
Intelが古いマザーボードのBIOSやドライバーの提供を2019年11月22日で終了 - GIGAZINE
https://gigazine.net/news/20191119-intel-end-lifling-bios/ Intelマザーなんて使ってないシナ
他社製マザーに搭載されたチップそのもののBIOSとかもBIOSエディタいじくる以外は関係ないかな
それより、
マザボ起こさなくてもチップセットの評価できるようになってるの? お前らみたいに買わないくせにブーブー文句言うやつらに卸さないだけでリファレンスは作ってるだろ 中国FPGA は 実はLatticeの人がスピンアウトしてつくった会社で設計は米国 製造が中国らしい
丸文が扱うらしい
合成ツールは、synplify が使えるとのこと gowin面白そうなチップ多いんだけどホビーには入手性がねえ DE10-nanoで使ってSoC FPGAの勉強始めました。
チュートリアルやってLinuxでLEDを自由に光らせられるようになりました。
が、この後何をすれば良いのやら。
HDLはそれなりに出来るので、HPCなしではHDMI出力とかカメラ画像の取得とか色々手を出してすが、
SoC FPGAならではの勉強になる事をしたいのですが、何すりゃいいのかわからず困ってます。
アドバイスもらえませんかね。、 Atlas-SoCにきりかえて、ボードLinuxでYoctoる > DE10-nano
SOC部分は、安物中華SBCにも遠く及ばない
FPGA部分は、ON-Board DRAMの使用に大きな制限が課せられる
まぁ、はっきり言って 選択の失敗だな マイコンですらOS入れると何して良いかわからなくなる
FPGAでとかさらにわけ分からん >>679
Zynq の FPGA で Lチカしようとしたら勝手にプロセッサが動きだして出来なかった。
Altera なら簡単なのかな? >>685
プロセッサが動いてできないってどういう状況よ >>686
ハードで動かしてるのに、勝手にプロセッサの起動シーケンスが動き出してポートを初期化しだすんだよ。 Zynqってプロセッサがコンフィグしてるんだが・・・ Intel PAC セミナー受けてきたけど、なんでIntel側が初期化関数1個用意すればいいのにできないの?
レジスター1個初期化したあとどうするの?
FPGA代理店が各社にやっていたセミナー内容。
あの最低限レベル、Intelそのものはできないの? >>689
へぇ………ちょっとPALTEKや新光商事に聞いてくるわw zynqは、petalinuxのブートイメージ作ってsdとかspiから起動できるところまでやらないと、実用できないよ
プラットフォームケーブルでPLだけダウンロードして、できたつもりになってるなら、まだ半分にも達してない
PLに実装してarmにメモリマップしたIPを、linuxからdevmemでつついて楽しむもの
Intelのは標準linux環境ないのが辛い >>691
FPGAマガジンとかZynqを使う解説本とかに普通に書いてあるぞ
代理店に聞くより前に勉強しろ >>693
ARM 使わずにロジックだけ使いたかったんだけど出来ないの?
ARM は起動後に sleep させればいいんだろうけどコードをどこに置くかすら書いてないんだよね。 >>694
両方高いし、FPGAで高年収嫁つき一戸建てがもらえないのに、調べる意味はないな。 >>695
FPGAで嫁と高収入を保障できる会社はどこですか 金融系やろなぁ
もしくはトヨタで自動運転の研究か
はたまたintelかxilinxか >>696
定期購読の人にはどうやって還金したんやろ
図書券?CQだけに使える交換券? FPGAマガジンは不定期刊行だから定期購読やってなかったよ >>697
arm不要ならzynq使わんほうがいい
zynqは高いだけだから、spartanで十分
zynqはストレージから起動してpsのピン設定とplのダウンロードしたらarmに制御移すので、arm止めるコード書いて止めないとだめ。
とにかくpetalinuxのビルド環境作らないと何も始まらない
linux使わないベアメタルはもっとハードル高いから貴方には無理 別にarm止めるコード書かなくてもいい
plをビルドしてpetalinuxのブートイメージ作って起動すれば、plは動く
petalinux触らないでplだけ動かすとか、armのhalt命令をどっかから読み込ませて、とか考えてるなら、貴方にはたぶん無理
petalinuxの役割と位置付けを理解してないと、zynq扱えるようにはならない 要するに SOC+FPG は明確な目的持ってないと無駄
むしろARMが邪魔する分 劣化だな。
元々、ARM側繋ぐ事を想定しているから、ボード上のDRAM使うのにも一苦労だし
更に、FPGA側から使おうとすると そのパフォーマンスも糞(高性能とか謳ってるが、レイテンシが凄い)
俺も当初 ARM使わなきゃ
普通の"FPGA+DRAM"ボードとして使えるだろう
と考えた事があったが
資料読み込むにつれ、そうでは無いことが判って買うのを止めたな 面倒くさそうやね。
コンフィグのビットファイルとARMの実行コードだけでいいだろうに。 >>697
FSBLだけSDKで生成してブートイメージ作るのではだめなん? plで実装するipを、全部axiスレーブにしておけば、制御はarmからできる
pcでpciバスにカードを挿すと、pciアドレス空間上にデバイスが出現するのと同じように、armのアドレス空間上に好きなだけipを並べて、linuxから使える
それがzynqの良いところ
usbとかetherも使えるから、連携した信号処理やるなら便利
最近の案件はzynqばかりよん ファイルシステムとかネットとかが必要なくて、ソフトウェアの演算性能が欲しいときは>>707のパターン。
NEON付き600MHz超の演算能力は助かる。
ネットとかが必要になったらLinux入れる方が楽ちん。
ちょっとした制御だけソフトでやりたいな、って時はMicroBlaze。
あと多分1GByte程度のメモリが載ったFPGA評価ボードの安いやつ、ってなると大体Zynqな気がする。 と言うわけなので、IntelのFPGAボードをクラウド鯖にさす奴が、誰も状況を把握してなくてやばいね。あれIntel潰れるぞ
ボキュ病院いったほうがいいかな? Intel病院に入院して、看護婦さんは可愛ければいいです。入院費用はIntelが払えばOK
Intel狂ってるんで
そこでMicrosoftのAzureデスヨ!! >>711
Intelは責任を取って、米国から園児ニアを連れてきて本気で対象しろ。 >>713
https://wasa-labo.com/wp/?p=504
レジスタ ぐらい、一つのコンポーネントにして
Qualtusドラックドロップで出来るようにしてもらえないか
何でそうしないの?出来ないの?
何で10年前に他社で出来ていたことが出来てないの?
ユーザ軽視にも程があるんじゃ無いの
これ誰が使いこなせるんだよ。
使いこなせる会社あったら、それだけで起業出来る
けど、使いこなせている会社が国内に無いよね?
どっかあんの? 厳しめに書いたけど
Intel が下記のURLのように自分でFPGA用の関数を書いてくれるならばいいが
FPGAベンダーが自分でFPGA用の関数を書ける領域到達出来るプログラム(主に人の問題)が揃っていない点が最大の問題点
これを解決できる、国内・海外ベンダー・Intelを希望
QsysでAvalonバスをグリグリいじれるFPGAベンダー全員太刀打ちしても、対象出来ないんじゃないかなこれ
でだ。誰かやったことのある人とか企業はいんの?
下記のURL
https://jp.xlsoft.com/documents/intel/magazine/Intel_ParallelUniverse_Issue34_JPN.pdf
ところでXilinx側は上記のような問題はないの? FPGAの部屋 marsee101 さんのセミナーを受けたくなったじゃないか
http://collab.info.hdlab.co.jp/about/vivadohls/
でもおかね高くて受けれない。
結局、PCに刺さるFPGAボードというものを、やっと両者がベンチャーに遅れ10年〜20年越しで出しているわけだけれども。
じゃあ、誰がやんのよ。
そういった状況にいまいるわけです。
安易に出来ると言い張る会社のソースを見ると、まゆつばものだということがわかります。
さて、今後FPGA業界はどこに走って行くのでしょうか?
それは、皆さんのみが知ります。
ワクワクしますね!!!! 井倉さんのファンだけど
なひさん講師やってくれんかな なひさんの有料セミナーに参加したことあるが、資料が丁寧でよかった。
ただPCは自前で準備だったんだが、指定されたバージョンと違うのをインストールした人がいて、その対応で時間が無駄に過ぎていった。
なひさんはセミナーしなくていいから本書いて売ってくれ。 >>721
岡本無線が辞めたんで次の保守契約の更新こまってる。 いろんな代理店を吸い込んで超爆発
マクニカ ブラックホール経営か FPGAの話でないんだがこのスレなら使用経験者がいそうなので
同期SRAMで例えば
ttps://www.cypress.com/part/cy7c1360c-166axc
ttps://www.gsitechnology.com/node/113820
あたりのデータシートを見るとアドレス線に番号が振っていない。これじゃ配線できないと思うのだが
自分がなにか見落としている?それとも非公開情報なの? >>724
よく読んでないですが、アドレス(A1,A0以外)もデータも、任意のものを接続したらいいってことじゃないでしょうか。 バースト転送に使うからA0A1は固定だけど他は好きにすればいいんじゃね? そうでもないよ
256Kx32(36) or 512Kx18 の2種類あるから A17 だけは明記してある
まぁハッキリ言って、不親切な書き方ではあるな >>725
アドレスは1対1にさえなってればどこに繋いでも良いんやろ 配線考えるとこれとこれ逆だといいんだけどって時あるしな。 ご存知かと思うが、DRAM(DDR2/3/4 ... ) は駄目だぞ raspi 用 spi LCD で 125MHz クロックで動作するものがあるんだが、試しに自分で設計してみると難点がある。
spi - 16bit パラレル変換をやってるのだが、データが確定してから L_WR の立ち上がりまで 4ns しかなく LCD の 仕様(10ns>)を満たせない。
ターゲットは多分 XC9536XL 。実機でどうやっているのか?どうすべきなのか?気になってる。
1) そんなの無視
2) L_WR の後段に RC を入れて遅延させる。
3) ダミークロックを入れる仕様にして L_WR を遅延させるFF を入れる。
reg [3:0] r_cnt;
reg [14:0] r_sft;
reg [15:0] r_out;
assign L_WR = ^r_cnt[3];
assign D = r_out;
always @(negedge P_SCK, posedge P_CE0)
begin
if (P_CE0) begin
r_cnt <= 0;
end else begin
r_cnt <= r_cnt +1;
end
end
always @(posedge P_SCK)
begin
r_sft[13:0] <= r_sft[14:1];
r_sft[14] <= P_MOSI;
if (r_cnt == 15) begin
r_out[14:0] <= r_sft[14:0];
r_out[15] <= P_MOSI;
end
end さんきゅ。ようやく理解した
SRAMのセル上でどのようにデータが配置されていようが外部から見た時の差はないのだから
どう繋いでもかまわないということか >>731
r_cntが立ち上がり立ち下がり両エッジになっておりうまくいかない >>731
reg [3:0] r_cnt;
reg [14:0] r_sft;
reg [15:0] r_out;
assign L_WR = ^r_cnt[3]; ←この出力クロックで叩いてないよねバカなの?死ぬの
assign D = r_out;
always @(posedge P_SCK)←こうしろ
begin
if (P_CE0) begin
r_cnt <= 0;
end else begin
r_cnt <= r_cnt +1;
end
end
always @(posedge P_SCK)
begin
r_sft[13:0] <= r_sft[14:1];
r_sft[14] <= P_MOSI;
if (r_cnt == 15) begin
r_out[14:0] <= r_sft[14:0];
r_out[15] <= P_MOSI;
end
end
あとリセット信号ないから、糞 >>735
これな、P_CE0 が非同期リセットになってるんだよ。 >>734
あはは、そういうことか。
RTL 書いたの初めてか? assign L_WR = ^r_cnt[3];
コレなんだ、 見たこと無いな
エラーにならなかった?
1Bit幅 に対して、リダクション演算子を使ったらどんな回路を吐き出すんだ?
assign L_WR = r_cnt[3] ^ r_cnt[3]; <- こうなるのか? SPIのクロックラインそのままクロックに使うのって普通か?
どんなのが入力されるかわからないから、いつもFPGA内部クロックで叩いてロジックで立ち上がり立ち下がりを見てるんだが これさールネサスでSH2設計してた奴の書き方だろ
動くわけないやん >>739
それやるならFIFOで載せ替えろ
ノイズ酷いなら、SENT規格で伝送しろ > どんなのが入力されるかわからないから、いつもFPGA内部クロックで叩いてロジックで立ち上がり立ち下がりを見てるんだが
遅ければ、それが案パイ、 俺もよく使うけよ
だけど、ここに書いたヤツは、SPI クロック=125MHz と条件付けてるわけだからね
これに、この手の手法を適応したら
最低 2倍の周波数でサンプリング => 250MHz、 更にハーフ・エッジを使うとなると 500MHz 相当
どんなに足掻いても、メットさせられませんよ。 >>742
単にクロック載せ換えの話で、どの段階で載せ替えるかの話 hdlab 長谷川さん
「辞めるには一ヶ月あれば辞められるでしょ」
できないとわかると
「技術力無いんですね」
派遣でサイコパス搾取かなとも思いますが
派遣還元金額はここが一番高いんですよね。
自分の目で確かめることをお勧めします。
過去リーマンショック時に色々あったようで、人材流出があったようです 雇われでhdl書いても高給取りにはなれない
ただのプログラマーと同じだもん
製品仕様作って、コストと採用部品決めて、実装して、作って売るところまでやれば大儲けできる可能性がある 幹部のいうことは、XilinxよりIntelの方がまとも >>748
プログラマにHDLつくrせれbykn? >>751
高位合成といっているのは行為の問題で、ボキュは年収の高い高貴なお嬢様と、好意を抱き行為をしたいのですが、どの会社のFPGAをかえば良いでしょうか それはどの会社のFPGAを買ってもあまり変わらんでしょう ■ このスレッドは過去ログ倉庫に格納されています