【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #25
■ このスレッドは過去ログ倉庫に格納されています
手元にあるよ、TerasicのDE10-Lite Board
LE=50Kで$85、と安かったから買ってみた
但し、MAX10売りのFlash内蔵&ADCに惹かれたからじゃない
単にゲート規模の割りに安かったから
この手の人が多いんじゃないのかな >>101
そうですか・・。有難うございます。
ALTERA USB Blaster互換JTagケーブル(¥2,000弱)からQuatus Primeで
書き込みしてみましたが特に問題な、くLVDSを使わなければ電源供給は
3.3Vで良いし、EEPROMなしで書き込めるいいデバイスだと思っていたので
それなりに情報は集まりやすいと思ってました。
ザイリンクスに押されギミですね ひょっとしてMAXシリーズも次世代にするついでに値上げしちゃうのかな?
もしかしてMAX10がお安く買えるのはそれまでだったりして
ところでPYNQ-Z1ってなんでDigilent直販だけなんだ?
Fedexから消費税の請求書が後で送られてくるとか勘弁してほしいんだけどw 基板書いて、単品デバイス買って、コンフィグツールそろえて・・・
残念ながら、これ普通に売ってる評価ボード買うより 遥かに高くつからな
(二の足踏んで、QFPを選びたくなる誘惑も理解できる)
それなりの明確な目的が無いと、ここまでやろうとする人は多くないと思うよ
んで、評価ボードの類はと言うと、 CC-ROM/Config-IF この二つはオンボードが標準
こうなると、MAXである事の利点は、ほぼ消えてしまう
個人的には、Xiのツールが気に入らなくてAlteraの方に変えた口の方だけど
Max10/Cyclone、実際使ってみて大差無いね
選択は、SD-RAM、I/O種類/数 を含めたコスパだな >>105
これ趣味の話だろ?だったらいろんな考え方があると思うが。
俺なんかは、評価ボードで配線するの嫌だから基板を起こすことを考えてしまう。
今は、ハンダ付け可能(QFN48)で、内蔵RAM があるiCE40 UP5K 一択かなという感じ。
コンフィグツールは、オープンソースのものがあって、ARM の SBC からも利用できるのも iCE40 の利点。
これで出来ないことはやらない。趣味だし。 32Bitポートを一斉に
Hi, LoするRTLを作ったのですが
あるポートのいくつかは
Hi固定になってます
何か設定ミスでしょうか?
使用デバイス↓
MAX10(10M08SAE144) 自己解決したやつってのは誰にも手間かけてないと思ってるから
あとは何も気にかけずに去っていくもんだよ >>114
レスがあったかどうかじゃなく手間をかけたかどうかだよ。
誰かが調べてみたけど判明しなかったかもしれないことへの礼儀としてね。 俺は回答側だが、ちょっと調べてみたけど情報見つけられなかったてのはよくある。
だから、質問者が答見つけたなら、内容を書いてもらうとありがたいんだよ。 VHDL-2008使えないのは個人的に痛い
けど、会社の人みんなVHDL93以降の文法を知らないから影響ないかも
(VHDL-2008の文法を使うと周りが理解できないから怒られる) VHDL-2008対策パッチがアンサについてるじゃん >>26
Diamondとか、大御所に比べてむしろLight weightな開発環境だから個人的にはハードル低いけどな。。 募集なう
http://www.hdlab.co.jp/web/x040recruit/
ここは請負で、自分で完結できる人を募集なう
社長さんは業界の有名人でスキルは高いけど、最近の用語が少し怪しいのでそれを出すとスキルの低い人と見られるので注意しよう >>122
社長さんは技術っぽく思えるような印象のHPですが、おそらく派遣営業を経験しており何かがあって起業した雰囲気 >>126
技術が上がると、そう思うようになる時期がある 「FPGA 出来て、基板設計出来て、
アナログも分かって、マネージメントも出来る」
そんな人を○百万円とか舐めてるよな。 >>128
そう。
そんなにやりたきゃ、自分でやればいいじゃん。 どこでもドア。
納期3ヶ月 営業が優秀で検収上げちゃったので
よろしく! >>131
一ヶ月で1000万円払える優秀な営業ならやるわ >>131
検収はさておき、FPGA部分だけならそんなに難しくないんじゃね? 蓋を開けたら実現不能っぽい納期と仕様。
営業がどうやったか分からないが
検収済み案件だったという、、、 >>135
検収まで終わってるなら何もしなくても良かったりしない? >>136
裁判したら勝てるかもしれないけど、取引先確実に失うわな 結局何もせず
上から引き継がされた取引先の担当者が責任を取らされ飛ばされた。という話で終わっている。 今はもうないBeMicro CV A9ってLE300Kで$169とかwあれ持ってる人いる? A9 無しの"BeMicro CV" なら持ってる
特に安いわけでも無かったから、A9 買ったヤツは少ないだろな >>144
オレ様が年収600万円でやってあげよう。ありがたく思え まぁサーバー向けは検証に1年ぐらいかけても不思議じゃないか(?)
Intel、Arria 10 FPGAを統合した「Xeon Gold 6138P」
https://pc.watch.impress.co.jp/docs/news/1122340.html intelのそれ、どういうツールか読んでないけど、FPGAの知識無くても使えるそうな
ますます高レベルからの合成になっているんだな
きっと お値段も高レベルそうだけど、サンプル導入できるかなぁ >>147
プロセッサの知識なくてもFPGAとして使えたらいいな。 基本的にバスに繋がったコプロ的な用途だから
逆にあまり自由度が無いかもしれない
というか、高度なシステム知識が要求されるだろうな
自在にいじろうとすると
汎用のラッパーでもあるといいんだけどね ソフトの検証項目にタイミング(セットアップ、ホールド等)が加わる?
タイミングが検証できてないソフトが流通しややこしいことにならないか心配。 FPGAはCPU間インタフェースのUPIにぶら下がってて、
キャッシュ内のデータにアクセスできたりするから、
PCIにつながるより自由度とバンド幅はものすごく高い。
誰がそんなものを設計できるかは、大きな問題だけどね。 ただ、IntelのFPGA熱はずいぶん冷めちゃったみたいで、
今後どうなるかわかんないな。 ユニークで個性的な確実稼げるガイダンス
暇な人は見てみるといいかもしれません
グーグルで検索するといいかも『ネットで稼ぐ方法 モニアレフヌノ』
J79T9 >>128
某大手のM電機は派遣を三百万円で調達する
価値を分かってない営業は安値で提供する >>159
そうなってくれたらいいし、そうなるべきだと思う
デリヘルのドライバー募集だって、日給1万5千円とかってあるよ
え?そんなの絶対ブラックだって?
じゃ電気・電子の派遣はブラックじゃないのかよw 派遣もピンキリだからな
手が足りなくて頼んだ時に来た奴は
符号拡張も知らないやつで参った 今回の派遣法改正案で
同一労働同一法準拠のため
派遣先と派遣元に、正社員との処遇の差の説明義務()が出来るよw >>161
低賃金で派遣を雇ったお前が悪い。自分でやれ。 >>163
結局切って自分でやったはw
派遣なんてお茶くみ位にしか使えんと知った なんという会社名なのか教えて欲しいな、派遣先として真っ先に行かないから 試しに使って見てくれでお試しだったんだよ
で、駄目だから切ったそれだけの事 いいな、お茶汲み。
入れてもらうのもいいし、自分で入れるのもいい。
ティーセット揃えて、ケーキ買いにも行くよ! 御茶菓子はルタオのチーズケーキにオレンジペコでお願いします もう十年ほど前の話になりますが、
dwm2007/7付録基板に書き込めなくて七転八倒したんですが
最近確認しなおしたら単にconfig romのハンダ不良でした・・・ Poly Chlorinated Biphenyl(ポリ塩化ビフェニル)
http://pcb-soukishori.env.go.jp >>181
自分でしゃぶってくれるFPGA開発しなよ優秀何でしょう Cyclone V Starter Kit を所有しているのですが、
CLk 50MHzからPLLで4逓倍して200MHzを作りたいのですが、
ロジックアナライザーで確認したところ150MHzまでしか動きません
PLLで出せる周波数の限界なのでしょうか? 「ロジックアナライザーで確認」というのは、ピンに出力して確認した、
ということでしょうか?
帯域の十分あるオシロで見て見たらどうですか? >>185
50MHz -> 3逓倍した150MHzのCLKをモニター用として
2000分の一に分周した端子をロジアナで観測してます。
150MHz以下であれば出力されているのですが
ATLPLLを200MHzとかにすると、出力されなくなります。 因みにロジアナの帯域は100MHzなので、
十分だとおもいます。 altera 使いじゃないんで、今すぐに試してみることできなので
エスパー回答ですが、「2000分の一に分周」するカウンターが
200MHzで動作できてないんじゃないかな?
クロック周波数 constraints はつけてます? ブロック図です
https://i.imgur.com/ETblqjY.jpg
>「2000分の一に分周」するカウンターが
>200MHzで動作できてないんじゃないかな?
Cyclone GXのハード限界なのですかね???
>クロック周波数 constraints はつけてます?
つけておりません >>187
200MHz 見るには帯域2GHzは必要だ。
とオシロスレなら言われるぞ。 >>191
なんで、FPGA内部で
『分周』してモニター端子で
みてるのです >>Cyclone GXのハード限界なのですかね???
データシートくらい読めよ とっくに読んだが資料には
700MHzまでと書いてある
でも出ないから困ってます >>190
200MHz でクロック制約かけてから
とりあえずレイアウト後のタイミング見てみたら?
2000回に1パルスとかじゃないよね? >>197
>2000回に1パルス
100Mspsのロジアナで見てるということだからこの可能性ありそう >100Msps
なんでここにこだわっているのか、わかりませんが。
モニター用に、分周した端子を観測してます
自分はアナログ回路設計専門ですが、VerilogやFPGAは初めてなもんで・・。
↓ 50MHz CLK をPLLで100MHz/150MHz/200MHz に逓倍し、
そのCLKを分周した時の波形です。
100MHz/150MHz設定時とその波形
https://i.imgur.com/K2BEJu1.jpg
200MHz設定時とその波形 (波形がおかしい)
https://i.imgur.com/7HljhfI.jpg >>199
>なんでここにこだわっているのか、わかりませんが。
「分周」という言葉がデューティ50%を意味するわけでもなく、
2000回に1回のパルスであることも考えられるからです。
それにしても奇妙な波形ですね。
分周はどんなしくみで作られました?
Cyclone GX は使ったことがないのですが。 ■ このスレッドは過去ログ倉庫に格納されています