アナログ高周波回路、設計4課 [無断転載禁止]©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
実際に試作するまでは動作が分からない高周波回路。
1本の電線がインダクタンスに見えるあなた。円の中心が50Ωに見える君。
RFはローデかHP、コネクタはHUBER+SUHNER以外はないと思ってるマニアさん。
回路図からは見えない、基板板上の分布定数と戦っている苦労話など、語って下さい。
高周波の関係する話なら、何でもどうぞ。
電気電子の一般的な質問は、専用スレがありますので、そちらで聞いてください。 都合の悪いレスがあって流そうとしてるのかな
どのレスが都合が悪いんだ いや、流したいだけならａｇｅないでしょ
ただの嵐と推測する HPのスペアナが大きくて重くてブラウン管で、古いやつなので、
新しく最新型の中華スペアナを買いました。10万円くらいのやつです。
同じ周波数幅、同じRBW,VBWにして比較したら、
古いやつのほうは、帯域を50ms以下でスイープできる(UNCAL出ない)のに、
最新型では、1秒以上かかります。
この違いはなぜでしょうか。理由を考えてみました。
1) HPは高価で性能が良いが、中華は安くてしょぼい
2) RBW,VBW が、HPはハードウェア、中華はA/D取り込みDSP処理。処理能力不足。
とかでしょうか? 中華ナベは、油の温度を上げ食材を一気に過熱する料理法。ただしそのためには強い
火力が必要となる。家庭用のガスコンロでは非力で大型のガスバーナーコンロが必要。 最近テレビ番組などでSNS等でバズったとかバズるとか聞くけど
バズと言ったらバズ音(Buzz)でブーンとかガサガサとかのノイズだよなー 昔、高周波増幅段をL結合で構成するとバズ音が出やすいという問題が無線機器であったな。 皆さんにお聞きしたいのです。
高周波を扱う際に、基板上で信号がGNDに流れないように画像みたいにsignal信号を入力したボルテージフォロワーの出力(Buffer)を使ってsignalの信号線を囲ってみました。
ですが、Buffer - GND間の寄生容量が大きいのかBufferが発振してしまいました。
こういう時ってBufferとGNDのあいだに1レイヤ分スペースを開けてあげるくらいしか対策が思い付かなかっですが、何か他の方法ってあるんですかね？
https://imgur.com/a/inTECUp >>714
ごめん。俺が知らないだけかもだけど、信号に沿って囲う様に位相がズレたもう1つの信号を流す意味が分からない。
これって結局、信号同士で結合するよね？高周波向きとは思えないんだけど。 signalがampの入力で、bufferがampの出力なんだな。
で、ampの入力線を、出力線を広げて包み込むと……
なぜそんな事をしようと思ったのだろうか。 >ampの入力線を、出力線を広げて包み込むと……
発振してほしいです、と言ってるんだね。 定電流回路の出力に使おうと718さんが提示してくれたガードリングのイメージで作りました。
同電位で囲んでガーディングってあんまり実用的ではないんですかね。
高周波で漏れ電流を少なくしたい場合ってどんな方法があるんですかね？ >>716
多少はずれちゃうと思うんですけど1MHzを想定してるので高速アンプ使えばほぼ同相になって同電位でガードにならないかなー
っと思った次第です。
きびしいですかね。 >基板上で信号がGNDに流れないように
Buffer出力のリターン電流が盛大にGNDへ流れる事になるが、それは良いのか？
そしてSignalのリターン電流は全く減らない >>721
回路図を見せて。
そもそもガーディングいらないかもしれんしね。 教えてください。
https://imgur.com/0g41vPh.jpg
上記の波形は、74HCゲート5V電源で同軸ケーブルを駆動したときのオシロの波形です。
ゲート出力---50Ω抵抗======(50の同軸)=====オシロ(50終端、1GHz帯域)
という接続です。
74HC00では2V程度しか出ませんが、AC00では2.4V程度出ます。
これはHC00に比べて、AC00の出力インピーダンスが低いからだと思っています。
しかし、74AC00は角部にヒゲみたいなのが出ます。
1. このヒゲの名称は、リンギングでしょうか、オーバーシュートでしょうか、
それとも反射でしょうか。
(リンギングとオーバーシュートの違いもよくわからない)
2. このヒゲの出る理由を考えましたが、正しいでしょうか?
・AC00は高速大電流が出力できるので、dV/dtの大きな信号を同軸に供給できる。
・信号は、いったんオシロまで届くが不整合で反射し、その間を行き来する。
・信号は、オシロ終端とAC00出力の50終端の両者によって減衰し、反射は収束する。
・反射の原因は、オシロの入力部とケーブルの不整合ではないかと思っています。
3. 帯域の広いオシロで観測すると、このヒゲは見えないでしょうか? >>727
その実験の配線の写真も必要かな。
不整合については、駆動側も疑う必要があるし。 74ACはノイズのことを考慮していないの時代のデバイスでオーバーシュートも出やすい。
高速以外に取り柄の無いから74VHCに変えた方が幸せになる。 >>727
> 74HC00では2V程度しか出ませんが、AC00では2.4V程度出ます。
信号は6.66MHzくらい？
ロジックの特性が頭に入ってないけど2Vとか2.4Vとか、5V電源にしては低すぎてて帯域不足かもね。
> 出力インピーダンスが低いから
違う気がしなくも無いが、50Ωと50Ωとの分圧回路と思えばそうかも。
> 1. このヒゲの名称
オーバーシュート
> ・信号は、いったんオシロまで届くが不整合で反射し、その間を行き来する。
そうだね。
> ・反射の原因は、オシロの入力部とケーブルの不整合ではないかと思っています。
違うね。不整合はAC00と50Ω間。
> 3. 帯域の広いオシロで観測すると、このヒゲは見えないでしょうか?
見える。 >>730
50Ωで2Vだし、40mA流れてます。
帯域不足というより74HC00には酷な使い方ですね。
(74AC00にとってもマージンはありません) >>731
平均電流は20mAだからギリセーフかもしんない、知らんけど。
でもまぁ、CMOSロジックで50Ωラインを駆動するなら何本か束ねるのが常道だった気もする。 >>732
そうそう、絶対最大定格って一瞬でも超えたらだめなのか、許容範囲内での一瞬ならOKなのかって話にはなるけどね。
でも、ドライブ能力が低いことに違いはない。短時間かどうかにかかわらず、74HC00の出力に40mAも流したら5Vは得られないはず。
一般的には書かれている通り、たとえば4つの出力にそれぞれ200Ωをつないで束ねるとかですかね。 >>734
なんと、SN74AC00のデータシート見たら絶対最大定格: "Continuous output current"が±50mAと書いてあった。
へぇ〜 >>735
知らないの？
10ms未満なら75mAだよ。東芝な。 >>732
そもそも50Ω線をつなげる動機が、単に測定器がそれだからという可能性から考慮しないと行けなそうな予感 >>736
オンセミだと、
VCC=5.5Vにおいて、H出力時に3.85V以上出せる「最小の」動的電流が75mA、ただしひとつの出力だけで2m秒で測定したとき、
だしね。 東芝のデータシートだと
「絶対最大定格は、瞬時たりとも超えてはならない値であり、1つの項目も超えてはなりません」
「出力電流 IOUT ±50mA」(「連続」とは但し書きなしで、単に出力電流）
となっていて、その上で、
「Hレベル出力電圧の規定が VCC=5.5Vにおいて75mA吐き出し時に3.85V以上。ただし最大持続時間が10m秒」
って書かれている。
言われたこと、書かれていることをそのままでしか解釈できないタイプの人は混乱するだろう。 リンギングの原因が反射なのかという質問に対してICのドライブ能力
とかの話は枝葉の問題じゃないのか >>740
質問者はもう来ないんじゃね。なら枝葉の話題でいいだろうに。
で、枝葉な話題w
ロジックで東芝を考える奴って居るんだな。
ESD耐性が無い東芝製は使わないけどなぁ〜、俺は。 ロジックICのシリーズって今はどれが入手性とバリエーションと性能がそれぞれ良いんだろ？
いまいち把握してないんだよな… >>727です。
みなさん、いろいろとありがとうございました。大変勉強になります。
>違うね。不整合はAC00と50Ω間。
送信側の絵を描きました。
https://imgur.com/a/o92zpUw
74HC/AC00の、1個でBufferして、残り3個をパラにして、
51オームの抵抗で最短距離で同軸に接続します。
エッチング前の片面基板を前面使って、立体配線してあります。
このような配線方法でも、不整合でしょうか?
>でもまぁ、CMOSロジックで50Ωラインを駆動するなら何本か束ねるのが常道だった気もする。
上記の通り、3パラで駆動しています。
>そもそも50Ω線をつなげる動機が、単に測定器がそれだからという可能性から
>考慮しないと行けなそうな予感
振幅は半分になってもよいので、ひずみのない矩形波を伝えたいと思いました。
>リンギングの原因が反射なのかという質問に対してICのドライブ能力
>とかの話は枝葉の問題じゃないのか
確かに駆動能力は関係ないのかなとも思いましたが、
HC00とAC00とで、これくらい波形が変わるので、
遠い要因ではないと思いますが、どうでしょうか?
立ち上がった直後の波形が、いったん行き過ぎるのは、負荷端に容量があるのでしょうか?
お城の入力は、1Mのときは8pFとかの容量が見えますが、
50オームにすれば、容量はほぼゼロではないのでしょうか?
あのようにオーバーシュートする理由がわかりません。
>>730
>2Vとか2.4Vとか、5V電源にしては低すぎてて帯域不足かもね。
送信側で50、受信側で50が入りますので、5V電源で1/2の2.5Vでよいと思います。
>帯域不足かもね。
帯域不足なら、もっと充放電カーブのような波形になると思うのですが、どうでしょうか。
> 1. このヒゲの名称
>オーバーシュート
リンギングとは何が違うのでしょうか? >>743
質問したままもう戻って来ないかと思ってた(^_^;)
オーバーシュートする理由はAC00と50Ωとのアンマッチング。その理由は>>731氏がほぼ見つけた。
それは5V/40mA出力なら、そのAC00の出力インピーダンスは125Ω。だが相手は100Ω。ここでマッチングしていない。
そもそもAC00に直列50Ω繋ぐのは、AC00が理想電圧源とみなすため。だけど実際はそうじゃないって結果だねぇ >>743
オーバーシュートは希望する方形波に対し、上への行き過ぎた波形の事。
リンギングはさざ波の様にいつまでも波うって、安定しない事象。
この場合はいつまでも…ではなく収束している。
かつ原因は第1波のオーバーシュートの副作用であり、オーパーシュートが無ければ波うたない(と思われる)。よってこれはオーパーシュートと呼ぶ。
尚、例によってこれは俺様解釈であるからリンギングと呼びたいなら止めはしない(笑) 駆動側の直列抵抗が大きいことが観測波形の乱れの原因になるとしたら、
・昔よくあった、50Ωのケーブルの芯線に直列に450Ωの抵抗を付けて10:1にする低インピーダンスプローブってどうなんだろう。
・74HC00の方が駆動側の抵抗がでかそう。 >>743
> エッチング前の片面基板を前面使って、立体配線してあります。
> このような配線方法でも、不整合でしょうか?
本当の高周波ならダメダメ、でも低周波だからokかな。
> HC00とAC00とで、これくらい波形が変わるので、
> 遠い要因ではないと思いますが、どうでしょうか?
ドライブ能力? それとも反射の話?
反射の話でケーブル長が0.5mなら信号が往復する時間は約4.5〜5.5ns。でもこの波形だと8nsに見えるからオシロの反射では無さげ。
だけど信号源の不整合なら1.5往復するからだいたい時間が合う。やはり信号源の不整合っぽいね。 うん? オシロで観測出来るのはどうしても1往復の遅延。8nsだから信号源とは断言出来ないか(^_^;)
第1波から第2波まで8ns遅延する理由ねぇ、どこかで共振してんのか? 出力端が不整合でもオシロの入力が整合取れてれば反射は
発生しないはずだけどね 出力端（またはケーブル接続点）で不整合があっても、そこからケーブルを伝わって終端が整合負荷につながっていたら負荷からの反射はない、または充分に小さい。
だから、この問題は50Ωケーブルの代わりに50Ω抵抗をその点につないで、理想ハイインピーダンスプローブ（抵抗無限大、容量ゼロ）で波形を観測したのと同じことになる。 >749の反射が生じないというのは、ケーブル終端では反射が生じないということだろう。 >>749
何を言っているのか分からないな。
「(50の同軸)=====オシロ(50終端」だから、出力端＝オシロ入力なんだが？
同じ点で不整合と整合？何を言っているのか分からないな。 >>743
ところで絵的に使っている51Ωはアキシャル型のカーボン皮膜か金属皮膜抵抗？
もしそうならそれ、円筒表面の抵抗素材を螺旋に溝を切って抵抗にするからインダクタンス成分が大きい。
原因の1つになりうるよ 出力端と言ったのはICの出力ね。
1回目の反射はオシロ入力側。
2回目の反射はICの出力側。
だから反射が原因とすればオシロ入力とケーブルが完全に整合が取れていれば
リンギングは発生しない。 ■ このスレッドは過去ログ倉庫に格納されています
