X
未来のＣＰＵ
0559オーバーテクナナシー
垢版 |
2012/08/20(月) 03:06:08.05ID:73zc+WD5
未来のＣＰＵといえば【非ノイマン型】だろ
スタートレックの世界ならデュオトロニクスという技術がある
ノイマン型が限界なのは単に科学的アプローチをそのまま手順として
再現するからである。だから動作周波数という根底がもっとも重視されて
きた現実もある。

情報処理において非ノイマン型というのは線形的論理で機能する類ではなく
計算手順という情報処理概念を否定するところに大きな意味がある。
0560オーバーテクナナシー
垢版 |
2012/08/24(金) 01:42:59.41ID:9efN9PXD
非ノイマン型とか数学に含めることができても科学じゃないから。
なぜなら反証可能な技術じゃないから。
0562オーバーテクナナシー
垢版 |
2012/08/26(日) 20:12:27.86ID:d3YhmB00
>>561
仕組みも知らないのに勝手に妄想するな。一番簡易な非ノイマン型の

モデルぐらい列挙できるのかよ。CPUとか言うならその定義ぐらい嫁。
0564オーバーテクナナシー
垢版 |
2012/08/27(月) 10:12:32.56ID:HxnQ1MXX
>>561
ＣＰＵはプロセッサです。量子プロセッサは完成にはほど遠い。あと50年はかかる。
0566オーバーテクナナシー
垢版 |
2012/08/28(火) 23:00:05.12ID:WKbcyhl7
>>546
量子コンピュータでエンタングルすれば逆算固定で世界は変わる。
>>562
そのぐらい常識だろ。
>>565
さあ量子コンピュータを目指せ
0567オーバーテクナナシー
垢版 |
2012/08/29(水) 05:37:00.06ID:93RwMBsI
>>554
> 周波数は変わらないんじゃないのか？
現状で動作しているＣＰＵの回路は全体の同期周波数ではなく個々の
最大スイッチ速度（位相も含む）での機能的周波数を表記されている
なにか勘違いしていないか？

トランジスタが１個がオンオフの発信をする程度なら恐ろしく高い周波数
で動くぐらいしらないの？馬鹿なの？
0569オーバーテクナナシー
垢版 |
2012/08/29(水) 23:44:14.74ID:UZ2srHBy
１０ＧＨzで駆動するトランジスタができてるんだから
40GHzのCPUだって80GHzのＣＰＵだって楽勝さ機能的周波数ならな

ってことじゃね？
0570オーバーテクナナシー
垢版 |
2012/08/31(金) 09:44:59.10ID:9hWtFb5s
>>569
昔のトランジスタの速度と今のトランジスタの速度は恐ろしく違う。
故に高い周波数で動くトランジスタで土台を固めれば昔のＣＰＵでも
駆動は可能だろう。
8bitＣＰＵ時代のトランジスタは１０ＭＨｚ程度で稼動するわけで
新しい半導体と新しい精度のある加工技術を使って昔のままの性能とか
思い込むのは思慮能力がないのか。たんなる思い込みだろう。
0572オーバーテクナナシー
垢版 |
2012/08/31(金) 15:02:03.68ID:vLSf4zaM
最新の設備で焼いたら性能は上がるだろうよ変わらないとは誰も言ってない。勝手に
捏造すんな。読解力が相当不足してるのか。思い込みが激しいのか知らんが。

何度も言わすなよ、10GHzじゃ動かねーよ同じネタ繰り返すな。
0573オーバーテクナナシー
垢版 |
2012/08/31(金) 16:37:32.65ID:9hWtFb5s
思うのは自由。486が素材となるトランジスタの性質や特性について
定義しているわけではないことに気が付くべき。
0574オーバーテクナナシー
垢版 |
2012/08/31(金) 16:41:54.63ID:9hWtFb5s
>>572
昔の486をそのまま何も変更せずに、新しく製造もせず今の技術を何もつかわず
ならば昔に製造済み（した）486と明確に言うべきだろうね、じゃなければスレ違い。
それを現在の技術を元に新しい486であるならば現在の最先端技術を使い
486の構造を実現すればそれは486の仕組みである。仕組みであって原理ではないけどね
原理が変更されても原理も同じでなければ486クラスじゃないと思うその
情熱は良い。だが現在に例えてとか未来のCPUとして話すそれでは滑稽すぎる。
0577通りすがり
垢版 |
2012/09/01(土) 00:33:19.22ID:1KcyMkHe
ソフトで回路を組みかえられる様な構造になっていて、
回路デザインがプログラムか代わりを務めるようになるとか。
0581通りすがり
垢版 |
2012/09/03(月) 00:36:22.94ID:43gh/jq0
>>580、大当たりです。
更に言えば
、今の一箇所のＣＰＵでの処理は無理を感じるし
、各プログラム毎に専用回路をもっている真のマルチタスクといった感じや
、一個のＣＰＵでの一極処理でなく無数の部分で分散処理といった感じや
、手順デザインという今のプログラム要素に構造デザインの要素が加わり、更に構造デザインと手順デザインのコラボと言うプログラム要素が入っている感じや
、…といった物が出来ないかとか興味を感じます。
0583所詮はブルーバックス本の知見だろ
垢版 |
2012/09/05(水) 09:27:43.52ID:GQ/hbkW3
すでにハードウエアよりもソフトウエアで解決しなければいけない時代に
達している。無知な信者のCPU信仰も酷すぎる。まずは自分で8bitなりのCPU
を設計できるほどの能力をつけてから物を言うべき。
0585オーバーテクナナシー
垢版 |
2012/09/06(木) 04:38:23.28ID:CF5jfHBN
8bitCPU設計と未来のCPUは別物のような。その程度は知っておけって事だろうけど。
0586オーバーテクナナシー
垢版 |
2012/09/06(木) 10:17:08.46ID:jE87kmLc
プロでFPGAの設計者やっている奴なら普通にできなければ仕事がもらえない。
0587オーバーテクナナシー
垢版 |
2012/09/06(木) 16:25:38.64ID:Jm3RhjZ5
このスレは8bitCPUが設計できると主張する自称プロたちが
未来のCPUについてソフトウェアでの解決を模索するスレになりました？
0590オーバーテクナナシー
垢版 |
2012/09/07(金) 01:01:28.52ID:HW3F+Dmr
>>588
どんだけ無能なんだよ、そんなのテンプレのライブラリから
コピペーして適当にウリジナルして終わるじゃないか。
エンジニアとか当たり前にやっていること。ド素人さん？
0592オーバーテクナナシー
垢版 |
2012/09/08(土) 12:21:06.00ID:/FRtg7PK
　　　 　 　 　 　 　 　 　 ｌ─‐ /　な　お　い
　一　ま　宣　バ　 オ　ｌ　　 ｌ　　る　ま　え
　緒　わ　伝　カ　 レ　ｌ ｌｌ　　〉　 ：　え　ば
　だ　る　 し　 だ　は ,′ ｌl 〈　　：　の　い
　 ：　 の　て　 と　　 / ｌｌ　 ｌｌ∧　　　恥　う
　 ：　 と　　　　　　／ｌl/　／l　人　　に　だ
　　　　 ＿＿　, イ│ /／ｰ-ﾚ　　ヽ､＿　け
￣￣＼|　レ│ｌｌ ｌ　ﾚ二ﾆ‐-　　 /＿∨ /／￣
　　　　ﾚ　| ｲ|　/ 　 =｡＝= 　 =｡＝ /
　 　 　 ｌ　ヽ､| /　 　 　 ￣ 　 「二´/
　　　　│ ｌl　|/　　　　￣　_ l│‐ /
　　　　 ﾚ|　/ ﾄ､　　　／　ヽ-┘ ,'
　　 　 　 |/　 |∧　 /　　─--　,'
　　　_=彡| 　 |/人　　　　 -　 /
0593オーバーテクナナシー
垢版 |
2012/09/12(水) 23:48:38.11ID:kD2hBG+f
8bitぐらいなら誰でもできるだろ、その程度の規模が扱えないなら
いまのSoCの規模の0.1％ですら扱えない。

単なるルーチンワークだろｗｗｗｗ
0594オーバーテクナナシー
垢版 |
2012/09/16(日) 13:19:06.47ID:FpU7QQwO
>>367
配線長が問題ならさ、4coreとか止めちゃって1core+キャッシュにしちゃえばいいのにね。
それを4個並べて4coreにすればいいの。
コア間の通信は遅くて良いんでしょ？
放熱も楽だしね。

いっそのことOSとアプリソフトは別のPCで動かしても良いね。
0595オーバーテクナナシー
垢版 |
2012/09/17(月) 15:44:36.34ID:TZwbbFI3
>>594
キャッシュは一定以上大きくしても効率が上がらないのは実証されている。
巨大なキャッシュが正しく機能するにはそれなりのメモリ帯域が接続されている
場合だけ。その前提条件なしでキャッシュを大きくしてもそこで動く主流な
プログラムサイズより大きくしても効率があがらず逆に遅延の分だけ遅くなる。
単にキャッシュを大きくするならL1キャッシュL2キャッシュL3キャッシュと
階層を持たせる意味がないだろ。L1キャッシュをL3並に大きくすればいいだけの
話しになる。4コアみたいな話しだがインテルが50コアとか100コア以上の
CPUを作るのにどれだけ失敗を続けてきたかの歴史も勉強してくるべき。
アルゴリズムによっては多スレッド化することが不可能な計算も多々ある、
それらはどうやっても1コアだけでしか走らせることはできない、その背景
によって1コア（高速コア）＋多コア（低速並列コア）という考えもあるが
OSとソフトウエアとの連携が難しいという理由で実現されていない。
単に並列コアとして動かすならGPUをそのままCPUとして機能させればいい、
最近のGPUで表示以外の作業をさせることは珍しくない。
0596オーバーテクナナシー
垢版 |
2012/09/17(月) 17:14:35.57ID:HCQpxu+5
>>594
>いっそのことOSとアプリソフトは別のPCで動かしても良いね。

ケータイにいいねセキュリティとパワー両立できる
0599オーバーテクナナシー
垢版 |
2012/09/20(木) 19:30:57.95ID:kvxcaiVU
最近のCPUはTSVやらMCMで何でもあり。ちょっと前の知識しか無い無知には
理解できないだろうけど。
0601オーバーテクナナシー
垢版 |
2012/09/30(日) 21:56:24.44ID:EszjBvEG
てす
0602オーバーテクナナシー
垢版 |
2012/10/07(日) 10:24:43.25ID:p6gnxi84
>>595
DRAMが遅いから圧倒的に速いキャッシュ付けるわけでキャッシュが大きいと遅延が発生
、って初見なんだが。一定以上は効率が上がらないのは何となくわかりますが。
0603オーバーテクナナシー
垢版 |
2012/10/07(日) 23:48:43.32ID:T8Jq9Vj0
メモリは容量が増えると１線当たりの寄生容量（キャパシタ成分）が増えるから
どんどん低速になるんだよ。わかった？
0605　　　↑　　
垢版 |
2012/10/09(火) 17:32:18.78ID:tOG+Ht8z
キャッシュ付ってＳＲＡＭの事ね？？
0606オーバーテクナナシー
垢版 |
2012/10/10(水) 06:03:45.02ID:v/u8ysTo
俺に聞くな、寄生容量ったら配線のことだろ。わかんなきゃググレ。(最近はDRAMで
キャッシュ構築してるのかと一寸俺も勘違いしそうになったがw
0607オーバーテクナナシー
垢版 |
2012/10/10(水) 07:27:20.95ID:V8nfayYV
>>602
おまえ頭悪いな
ミスリードしている上に配線の寄生容量が成す意味すらわかっていない。
何が問題でキャッシュメモリを増やさないかぐらいググレよｗｗｗ
なんでL1,L2,L3と階層化するかぐらい考えろ。レイテンシーて言葉すらしらないのか。

>>606
http://pc.watch.impress.co.jp/img/pcw/docs/521/945/html/02.jpg.html
eDRAMの最先端の実装例は方向的に正しい、ただし次世代L2キャッシュは、
STT-MRAMが有力とされている。
DRAMの最終置き換えはZRAM(ZeroRAM)つまり記憶容量分部が存在しないメモリ
が技術が追いつけば入れ替わる。
http://pc.watch.impress.co.jp/docs/column/semicon/20120709_545712.html
http://eetimes.jp/ee/articles/1003/23/news088.html
ZRAMの技術は信じがたい原理を基盤にしている。外人がクレイジー技術
とまで評価していた。
0608　　　↑　　
垢版 |
2012/10/10(水) 18:48:19.81ID:3AC7cpmY
http://ja.wikipedia.org/wiki/Static_Random_Access_Memory
郡盲像をなでる、（俺も含んで）

ZBT (zero bus turnaround) - ターンアラウンドとは、
SRAMが「書き込み」から「読み取り」に遷移するときなどにかかるクロック数である。
ZBT SRAMではこのターンアラウンドまたはレイテンシがゼロとなっている　＜＜むちゃくちゃ早い＞＞

一次キャッシュとしてx86ファミリーや他の高性能マイクロプロセッサに搭載（8KBから数MB）　＜＜１次キャッシュ＞＞
0609　　　↑　　
垢版 |
2012/10/10(水) 19:05:00.22ID:3AC7cpmY
レイテンシがゼロと言うことは、３Ｇで動いているＣＰＵが、
ワンクロックで、ﾃﾞｰﾀｰが読み出せるということ、
ＣＰＵに止まらずにﾃﾞｰﾀｰや命令が入ってくる、と言うこと、
待ち（ＮＯＰ）がいらない。
まさにキャッシュにヒットした状態
0610　　　↑　　
垢版 |
2012/10/10(水) 19:11:35.37ID:3AC7cpmY
つまり、64bit　３GHz　で動いているＣＰＵは、数ＭのＳＲＡＭ(猫のヒタイ）
の上でしか、本当の速度は出せない、
はみ出すとＬ２キャッシュを読みに行き、待ちが発生する
0613　　　↑　　
垢版 |
2012/11/02(金) 11:45:59.65ID:5S7vUx1c
シンドラーエレベーターの事故あれ、
１　ソフトロジックだけで、安全を担保してないか、これ、
　　ＣＰＵがアドレスを飛ばせば、ソレッキリ、後は暴走するだけ、
２　ハードロジック(論理回路）を入れておけば、暴走はありえない

３　ＰＬＣでやっても、中身はＣＰＵなので、同じ事が起こる(暴走）

＜＜＜　　ＣＰＵが入るととたんに信用できなくなる　　＞＞＞
0614　　　↑　　
垢版 |
2012/11/02(金) 11:57:13.83ID:5S7vUx1c
あれ、これ、うるさいかな～
0615オーバーテクナナシー
垢版 |
2012/11/03(土) 16:28:41.27ID:e0qcd4Oc
>>111
>>124
>>271
>アナログは常に同じ結果が出せない

パソコンの動画処理なら3桁、音声処理なら5桁の有効数字が有れば十分でしょう？
それ以下のノイズは許容される。
そういうアプリを強化するのにアナログコンピュータなんてのもいいんじゃないかな。

レンダリングとかフィルタとスイッチで済む部分とかたくさんありそうだし、
PSoCみたいのが100MHzの処理をできるようになったら面白いと思わん？
0616オーバーテクナナシー
垢版 |
2012/11/08(木) 03:20:52.39ID:4HPhF1vd
今のスイッチって電子1個で動作するから性能落ちるかもよ？
センサーとかなら分からんが
0617オーバーテクナナシー
垢版 |
2012/11/09(金) 02:19:05.20ID:A3Lz8eD3
>>615
電子の数が１００個切るような世界で３桁の精度？わらわせるなよ。
最新のDRAMやらNANDフラッシュに記録される１ビットの電子量が２０個
切るってことで物理限界（ＳＮ比の確保）でメーカーが必死になっている
のにお前は無知すぎる。
隣の伝送路から量子効果で普通に電気が漏れ出し信号が劣化するような
技術の時代にアナログとかｗｗｗｗｗ
お前が見ているのはミクロではなくマクロの世界な。アナログが通じるのは
群としての全体の流れが大量にある場合の話しである。
0618オーバーテクナナシー
垢版 |
2012/11/09(金) 08:28:25.83ID:Jh+YWqnF
>>617
無知はその通りだ。
一つの考えとして、数はそれほど要らないだろう。
デジタルだったら10bitないと3桁にならない。つまりアナログなら1/10の演算器で済むから10倍面積食っても良いだろう。
目標演算速度もデジタルより一桁落としている。時間方向でも多少SN稼ぐ。

量子コンピュータってよく知らんがアナログ演算できないだろうか。
例えば加算とスイッチがあればあとは何とかできるでしょう。
逆算の方が得意なのかな？割り算とか。
アナログ、つまりすっぴんの特性をそのまま生かして使えば素子数は最小になる。

デジタルだけにするのが本当に良いのでしょうか？
デジタルの行き詰まりがあるんだから、ダイナミックリコンフィギュラブルアナログコプロセッサも研究対象になるべきだろう。
0619オーバーテクナナシー
垢版 |
2012/11/10(土) 04:16:50.66ID:GJ3hhraC
>量子コンピュータってよく知らんがアナログ演算できないだろうか。
量子コンピュータも知らずに、ぷ。

>デジタルだけにするのが本当に良いのでしょうか？
デジタルだけにしたかったのではなく、デジタルしか選べなかった＝結論
デジタル技術とは何かをまず学んできたほうが貴方のためです。

従来アナログでしかできないものをデジタルに全て置き換える流れでもみたら？

http://pc.watch.impress.co.jp/docs/news/event/20120919_560493.html
あなたの知識で理解できるとは思えないけど。
0620615
垢版 |
2012/11/11(日) 00:49:08.49ID:DYJqjzVI
ついにソフトウェア無線もSoC化するんですね。
無線は想定してなかったけど、例えば地デジ受信だったら、フロントエンドで20MHz程度のIFに落として入力。
チップ内で遅延デバイスと加算器でアナログDFTを行った後にデジタル信号に取り込むか。
積和演算100tapとかだとアナログの方が楽そう。

現時点でデジタル化が進められているのはコストの他に、アナログの進化が難しかったからだろう。
でもデジタルが前提にしていたムーアの法則はそろそろ終わりだよね。

デジタルに置き換わった理由の一つとしてプログラマブルという点がある。
現在のアナログは非プログラマブルでアルゴリズム固定だ。多くの場合、係数も固定だ。
プログラマブルとか時分割とか出来てアナログシグナルプロセッサ化したらコストも下がるかもしれん。
回路もスイッチドキャパシタで済めばコスト・電力で有利かも。
0621オーバーテクナナシー
垢版 |
2012/11/14(水) 07:13:11.24ID:vTxe3EH1
>>620
SoC化するのは伝送距離の問題だよ、メモリや演算回路との距離には必ず
抵抗成分がある。その距離が長いと時定数分程度の信号が遅延してしまう。
1つのチップに全て内蔵することでエポキシ基盤などで10cmから20cm
も這わせていた配線が2cmとか3cmに減らせるってことよ。
演算回路で行う限り信号配線が必ず生じ、複雑な演算になればメモリを
必要とする。そのメモリやら高度な演算をする回路の往復経路がSoC程度に
しないと問題になるほどの遅延時間を生じさせているのね。
0624オーバーテクナナシー
垢版 |
2012/12/21(金) 16:13:51.53ID:E9zK4m8r
＜デジタル3DIMAX超32k/16kカメラ＞

１、32768×17280/60P（32k/16k解像度）→放送及びディスプレイは30720×17280/60P
２、60fps～4800fpsまで対応
３、動画色深度16bitカラー（RGBA4:4:4:4）
４、静止画色深度64bitカラー（RGBA4:4:4:4、16bit×3+アルファチャンネル16bit）光の三原色＋輝度
５、600Hzリフレッシュレート
６、72mm×60mm、5CMOS（3CMOS＋近赤外線＋近紫外線）約5億6623万画素×3（16億9869万画素相当）
７、静止画約5億6623万画素×3＝約16億9869万画素
８、3D対応（眼鏡無し）
９、音声64bit/768khz/144dB/128.4ch対応
１０、ビットレート50Gbps～100Tbpsまで対応
１１、ISO感度50～100万 （常用100～20万）、照度0.1ルクスで60Pの動画撮影可能
１２、動画（MPEG6＝DWT対応、MotionJPEG2000、非圧縮AVI）、静止画（16bitRAW、RAW-DNG、JPEG2000） 、音声（ドルビーTureHD3、DTS-HD3、リニアPCM）
その他（MPEG7、MPEG21 、MPEG-A、MPEG-D、MPEG-V、MPEG-M、MPEG-U、FTV）
１３、レンズ（F0.6、100倍光学ズーム）、8枚羽根虹彩絞り、ダイナミックレンジ最大250dB
0625オーバーテクナナシー
垢版 |
2012/12/21(金) 16:14:48.30ID:E9zK4m8r
＜大判8×20デジタル一眼レフカメラ＞

１、約43億画素×3＝約120億画素
２、大判8×20サイズCCD（裏面照射型三色センサー）
３、16bit色深度（RAW、DNG-RAW、TIFF、JPEG 2000 JPEG XR）
４、ISO高感度64～100万（常用128～50万）
５、コマ数16コマ（拡張18コマ）
６、ダイナミックレンジ最大250dB
７、F1.0レンズ
８、バッファメモリー128GB
９、ペンタプリズム搭載
１０、ローパスレス
１１、フィルターレス
１２、シャッタースピード 1/8000～30 秒
１３、ファインダー視野率（上下/左右） 100/100
１４、ファインダー倍率 0.7

＜ハイレゾリューションオーディオDAC＞

１、64bit/768khz/144dB/128.4ch対応
２、リニアPCM、ドルビーTureHD3、DTS-HD3、WAV、FLAC、ALAC、MPEG5AAC
３、ビットレート200Mbps～500Mbpsまで対応

＜3Dゲーム＞

１、32768×17280/120fps
２、DirectX15.1、OpenGL9.0、OpenCL7.0
0626オーバーテクナナシー
垢版 |
2012/12/21(金) 16:15:50.77ID:E9zK4m8r
アナログを完全にデジタル化した真のSoC実現までの道のりはtock5nmで実現する

Broadwell（14nmtick）＝2ダイでサウスブリッジ統合、L4キャッシュ、FMA4対応、DirectX12対応
↓
Skylake（14nmtock）＝CPUオクタコア化、1ダイでサウスブリッジ完全統合、統合電圧レギュレータ統合、TSV2.5D、DirectX12.1対応
↓
Skymont（10nmtick）＝GPUデュアルコア化、DirectX13対応
↓
10nmtock＝Itaniumベース（RAS機能とECC削除）にCoreの全ての命令を継承して統合（非エミュレーターでIA64とx86が統合）、LNI対応
2ダイでPhi（Atomベースでサーバー用よりコア数を削減）統合、ニアしきい値電圧技術、DirectX13.1対応
↓
7nmtick＝GPUデュアルコア化、DirectX14対応
↓
7nmtock＝1ダイでPhi完全統合、TSV3D、デジタル無線RFモジュール統合、DirectX14.1
↓
5nmtick＝GPUオクタコア化、DirectX15
↓
5nmtock＝CPU16コア化、クロック周波数5Ghz超え、L1～L4キャッシュのSRAMを全てSTT-MRAMに変更、デジタルパワーアンプ統合、DirectX15.1

IA64とx86とPhiが完全に統合された究極のCPUである。完成は5nmtock世代であろう。
I/OもPCI-Express5.0や100GbEが実用化されるしメモリーもビデオメモリーも大容量・高速化が今より更に進む
メモリーは512GB以上、ビデオメモリーは128GB以上搭載。CPUだけの進歩では終わらない
上記の音声・静止画・動画・ゲームを余裕で扱えるのが5nmtock以上のCPUとGPUとそのI/Oである
0627オーバーテクナナシー
垢版 |
2012/12/21(金) 16:22:17.34ID:E9zK4m8r
>>626
足（メモリー）
L1キャッシュ（STT-MRAM）＝128KB
L2キャッシュ（STT-MRAM）＝512KB
L3キャッシュ（STT-MRAM）＝64MB
L4キャッシュ（STT-MRAM）＝128MB
L5キャッシュ（TSV3D・HBM）＝8GB
メインメモリー（XDR3-DRAM）＝512GB
ビデオメモリー（XDR3-DRAM）＝128GB

これでボトルネックは完全に無くなる。大容量メモリーと超高速メモリーを使用して
しまえば
１、32k16kビデオカメラの非圧縮動画をリアルタイムで圧縮編集可能
２、130億画素相当のRAW静止画をリアルタイムで現像可能
３、64bit/768khz/144dB/128.4ch対応の音声をリアルタイムで再生･録音可能
４、3Dゲームの32768×17280/120fpsもヌルヌル快適にプレイできる

他にもオセロの完全解析や囲碁でコンピュータが人間に勝つことも可能になるだろう。
これより上CPUやGPUやメモリー等はカーボンナノチューブとグラフェンの複合素材を利用するしかない。
更にその上は128bitCPU搭載の量子コンピュータとなるであろう
0629オーバーテクナナシー
垢版 |
2012/12/22(土) 16:46:09.29ID:Zt4lwBW5
今度の不正選挙で一番ビビっているのは、当の自民党議員であると思います。
彼らは、国家丸ごとのとんでもない不正が行われたのを知ってしまいました。
出口調査ではどう考えても大敗だったのに、なぜか、大差で勝ったことにされてしまった....
ほかの同僚も同じことを言っている....こんな大規模な不正が日本で行われ、自分も当事者だなんて....。
http://richardkoshimizu.at.webry.info/201212/article_200.html

生放送でみんなの党代表が、これ違法選挙だとわかってて政府がやってるのは分かってますね。
これ選挙やり直しになりますよ、とはっきりとNHKで生放送した瞬間、全国一斉に放送が停止。
NHKもグルとは珍しいね。民法は言うまでもなく全部グルです。週刊誌は全て知っていた
https://twitter.com/Fibrodysplasia/status/280656150926602240

日本未来の党　斎藤　やすのり　
宮城2区の選挙区での私・斎藤やすのりへの投票に対し、比例の未来の党への投票が6割しかなかった件。
昨日、私は『様々な団体から党でなく個人への推薦を頂いているから、あり得る』と述べましたが、
泉区、宮城野区、若林区が３つとも綺麗に×０．６に。しかも新潟など他でも同じパターン。なにこれ。
http://richardkoshimizu.at.webry.info/201212/article_242.html

う～ん裏社会はバカしか使えませんからねえ。70％がどこそこ、などという細かい按分は苦手だと
思います。計算機にインチキをやらせるにしても、小沢さんのギリギリで未来の党を立ち上げる
というフェイントでプログラム変更は間に合わず、単純な手に切り替えざるを得なくなった。よって
「最多得票の候補者と自民候補者を入れ替える」みたいな極めて乱暴な手しか使えなかったと思います。
比例区も同じで、一番票を取った政党の票数と、自民党の票数と数値を差し替えたのでは？と思います。
要は、自民党の票数＝実際の未来の党の票数だと思います。「（計算機の）結果が不服で、
実際の票数が知りたい」などという訴訟を起こされた選管は、今後は辻褄合わせに奔走し、
生きた心地はしないでしょうねｗ http://richardkoshimizu.at.webry.info/201212/article_249.html
0632オーバーテクナナシー
垢版 |
2012/12/24(月) 03:37:32.30ID:M9Ehw4ox
>>627
>L4キャッシュ（STT-MRAM）＝128MB
>L5キャッシュ（TSV3D・HBM）＝8GB
それは絶対にない、キャッシュ増やして効果があるのはL3まで
それもL2に毛が生えた程度な。
ほとんどデータバスのアクセスサイズの置換としての機能でだぞ。
つまりL2の容量を４倍にするとL3、L4,L5が無いほうが逆に早くなる。
L4,L5などデータ量が増えれば読み込む為の時間が増えて激しく逆効果だ。
L3が有効なのはﾒﾓﾘ転送以外でL2が常に飽和してしまうような類であって、
そういう用途はほとんど無い。
0633オーバーテクナナシー
垢版 |
2012/12/24(月) 11:18:20.75ID:Y/5/W3dQ
ダイレクトエックスはオワコン
これからはOpenGL
MacやLinuxでもいける
0634オーバーテクナナシー
垢版 |
2012/12/25(火) 21:09:47.25ID:ISNoC/bf
「東北選挙区で維新が16.71%も獲っているのは明らかに不自然です。
維新は大阪の地方政党で東北には縁もゆかりもないはずです。」
「東北こそまさに反原発、反TPPのメッカでしょう。未来に入れるしかないじゃないですか。」
「東北選挙区で未来が維新に負ける理由が一つもありません。これは絶対に不正選挙です。」
http://richardkoshimizu.at.webry.info/201212/article_224.html

「父は比例代表の開票作業をしました。父が担当した選挙区は保守王国と言われ自民が強い地域です。
「日本未来の党の得票数が自民党に匹敵するほど多くて驚いた」
「選挙結果では日本未来の党の得票数は共産党以下の大惨敗でした。」

「他の地域では得票率が下がってるらしいが、うちの選挙区は違うよ。
前回以上に多くの人が投票に来たから開票作業は大変になるだろうね」と言われた。」
「ここでも不可思議なことが起こりました。なんと、この選挙区での投票率は過去最低だったのです。」

自民の強い保守王国で「日本未来の党の得票数が自民党に匹敵するほど多くて驚いた。」
http://richardkoshimizu.at.webry.info/201212/article_216.html

私の友人の神奈川9区での報告(比例)では500の束の検査で全く同じ筆跡のものが大量に出て来たと。
驚いて声を上げたら、「黙れ！」という雰囲気。ただ単に印を押す事を奨励されていた様です。
ありえない事が起きてたと思います。選挙区により異なるでしょうが。
http://blog.livedoor.jp/arait9343/archives/7634315.html

不正選挙：ウチの選挙区（石川２区）は無効票が10425票。全体の５％。他県は調べていないが、
ちょっと多くないか？隣の石川１区は無効票4135,石川３区は無効票5000ジャスト。
５０００票ジャストなんてあり得ない。投票率詐欺に加え、無効票詐欺もやらかしてくれた。
不正選挙バレバレ。https://twitter.com/heihei9999/status/280616744316461056
0635オーバーテクナナシー
垢版 |
2012/12/26(水) 18:02:54.10ID:6Aa7EQFB
アナログを完全にデジタル化した真のSoC実現までの道のりはtock5nmで実現する

Broadwell（14nmtick）＝2ダイでサウスブリッジ統合、L4キャッシュ、FMA4対応、DirectX12
↓
Skylake（14nmtock）＝CPUオクタコア化、1ダイでサウスブリッジ完全統合、統合電圧レギュレータ統合、TSV2.5D、DirectX12.1、OpenGL6.0、OpenCL4.0
↓
Skymont（10nmtick）＝GPUデュアルコア化、DirectX13対応
↓
10nmtock＝Itaniumベース（RAS機能とECC削除）にCoreの全ての命令を継承して統合（非エミュレーターでIA64とx86が統合）、LNI対応
2ダイでPhi（Atomベースでサーバー用よりコア数を削減）統合、ニアしきい値電圧技術、DirectX13.1、OpenGL7.0、OpenCL5.0
↓
7nmtick＝GPUデュアルコア化、DirectX14
↓
7nmtock＝1ダイでPhi完全統合、TSV3D、デジタル無線RFモジュール統合、DirectX14.1、OpenGL8.0、OpenCL6.0
↓
5nmtick＝GPUオクタコア化、DirectX15
↓
5nmtock＝CPU16コア化、クロック周波数5Ghz超え、L3とL4キャッシュのSRAMを全てSTT-MRAMに変更、デジタルパワーアンプ統合、DirectX15.1、OpenGL9.0、OpenCL7.0

という訳で少し改定
0636オーバーテクナナシー
垢版 |
2012/12/26(水) 18:04:56.91ID:6Aa7EQFB
補足（メモリー）
L1キャッシュ（SRAM）＝128KB
L2キャッシュ（SRAM）＝512KB
L3キャッシュ（STT-MRAM）＝64MB
L4キャッシュ（STT-MRAM）＝128MB（CPUと内蔵GPUの橋渡し）
TSV（TSV3D・HBM）＝8GB
メインメモリー（XDR3-DRAM）＝512GB
ビデオメモリー（XDR3-DRAM）＝128GB
SSD（ReRAM）＝10TB（3.5インチ）

こっちも少し改定、L1～L3キャッシュは従来どおりCPUの為、L4キャッシュはGPGPUによる
内蔵GPU限定のキャッシュメモリーで従来とは用途が違う。
0637オーバーテクナナシー
垢版 |
2012/12/26(水) 18:28:16.96ID:6Aa7EQFB
IO

PCI Express 5.0(Gen5、光ファイバー)＝100Gbps
Thunderbolt 3.0＝100Gbps
USB5.0（Thunderbolt 3.0と互換）＝100Gbps
DisplayPort3･0（Thunderbolt 3.0と互換、32k16k/600khz）
HDMI3.0（Thunderbolt 3.0と互換、32k16k/600khz）
STA Express 3.0（Thunderbolt 3.0と互換）＝100Gbps
eSTA Express 3.0（Thunderbolt 3.0と互換）＝100Gbps
100GBASE（Thunderbolt 3.0と互換、光ファイバー）＝100Gbps
HD-Audio3＝64bit/768khz/144dB/128.4ch

そして、IOも
PCI Express 5.0＝Thunderbolt 3.0で互換性を取り、USB等もThunderbolt 3.0にする
これでボトルネックは無くなる
0638オーバーテクナナシー
垢版 |
2012/12/26(水) 22:21:53.17ID:F0uheQyi
>>636
妄想もいいけど、キャッシュのアクセス理論を学んできたほうがいい
あなたのは容量だけで、どのように機能しているか１００％理解できて
いない表現である。

"キャッシュ"という言葉に騙されたニワカ技術者レベルの妄想だよ。
データラッチと言い換えたほうがまだ正しい。
STT-MRAMは電源を切ったときの退避不要のバックアップメモリであって
容量を確保する目的は二の次ね。
変に多段キャッシュするよりメモリｃｈを倍に増やしたほうが性能は
上がる。
キャッシュはCPUではマルチコアの通信用としてのラッチとしても
機能している。一度メモリに書き込んでから通信した遅すぎるから
できるだけCPUに近いキャッシュ上で同期をとるんだよ。
メモリｃｈが１ｃｈしか想定していないXDR3-DRAMとか4chとか8chの
DDR4に激しく劣る。DRAMのインターフェースの性能が上げ難いのは
ソケットとスタブ構造があるからでCPUから数えて圧力＋接触の構造の
接点が途中に２箇所もあればそれだけで信号の到達に無理がでてくる。
ソケットなくしてハンダ付けすればかなり解決するけどね。
あとスタブ構造ぐらい前知識で学んでおくのも必須だ。
0640オーバーテクナナシー
垢版 |
2012/12/27(木) 18:44:39.52ID:o4QPBeeg
ストレージ

HDD＝50TB（熱アシスト技術、STT-MRAMの512MBバッファメモリー内蔵）
HVD（BDの後継の光学メディア）＝最大容量片面10TB以上
SDXC2＝最大容量16EB、UHS-Ⅲ対応（最高速度600Mbps）

無線

5G（第五世代移動通信システム）＝100Gbps
Bluetooth5.0＝100Mbps
IEEE802.11ac＝5Gbps
IEEE802.11ad＝10Gbps
0641オーバーテクナナシー
垢版 |
2013/01/04(金) 01:08:33.27ID:q2JyDPkY
近い将来でてくると思われるCPU

32bitCPU+GPU+4GBメモリ+16GBSSDが統合したワンチップCPU
スマホやモバイル機器や組み込み用など、CPUが若干大型化するが逆に基板を小さくする事ができる
0642オーバーテクナナシー
垢版 |
2013/01/06(日) 12:40:09.64ID:NX1UItBn
http://i.minus.com/jbsRWNAGFv3fVu.jpg

ソニーのこの技術の採用とマイクロソフトとアップルのOSレベルでの対応が実現したら。
外付けGPUをCPU内蔵GPUのパワーで1.2倍程度高速化できるとか何とか。
現状は高性能な外付けGPUがあるとCPU内蔵GPUが無駄になるけど、これが実現したら内蔵GPUが
無駄にならない。
現在は内蔵GPUを外付けGPUで1.5倍程度高速化する技術は確定しているけど、逆は無い。
低負荷ではCPU内蔵GPUが動くが外付けGPUの力を借りて1･5倍高速に、高負荷では外付けGPUが動くが
CPU内蔵GPUの力を借りて更に1.2倍高速に。マイクロソフトとアップルにも協力してもらう必要があるけど。
それからGPUのアーキテクチャーは同一の物じゃないと多分無理？
だからAMDはやりやすいだろう。インテルはNvidiaと共同でCPU内蔵GPUを作れば可能のはず。
0643オーバーテクナナシー
垢版 |
2013/01/07(月) 23:33:32.83ID:0NGjp95p
内蔵GPUはCPUのメモリ帯域を奪うので扱いは難しいんだよ。
データの同期を取ることでメモリ帯域が埋まってしまえば
無駄に資源が空回りするだけ。
大量のメモリを使う現在のポリゴンアルゴリズムから逸脱させないと
無理がある。
ある程度性能が接近する高性能な内蔵GPUではそんな妄想が機能可能でも
従来のような低性能な内蔵GPUでは足を引っ張るだけ。
0644オーバーテクナナシー
垢版 |
2013/01/08(火) 17:21:04.25ID:n/CECzan
インテルはNVIDIAを買収もしくは資本提携したらいい。そうすれば内蔵GPUの低性能問題も
解決する
0645オーバーテクナナシー
垢版 |
2013/01/09(水) 23:55:16.21ID:pY7AKDRh
内蔵はnVidiaがやったとしても性能は大差ない、
それは熱密度の問題とDRAMのメモリ帯域の問題であり
外付けGPUが早いのはDRAMの並列度で帯域がCPUのそれより数倍高いからです。
CPUとGPUが同じメモリを使い奪い合いするようなそれで速度がでるわけないです。
GPUがフル稼働するような状況では現在のポリゴングラフィックスの投影方法では
テクスチャーやらZ-Bufferやらでメモリ帯域が潰されている。
高性能のGPUが安物の４倍以上のメモリ帯域を持っている現実は現実に
メモリ帯域がGPU性能の上限を引きずっているってことです。
軽い3Dゲームなどではその辺の問題が表にでてこないだけです。
またCPUとGPUが同一チップの場合はTDP枠が上げられず周波数を下げるしかない
GPUのクロックを見れば明白で外付けより内蔵のほうがかなり低い周波数で
動いているってことですよ。
つまり熱密度を下げるには内蔵で高性能はそんなに安易ではない。
DRAMを複数並列で何ｃｈも平行するにはピン数が恐ろしく増えるので現実的
でもない。故に外付けGPUを内蔵GPUが超えることはありえない。
0646オーバーテクナナシー
垢版 |
2013/01/10(木) 19:39:52.76ID:URT080zx
>>645
インテルがL4キャッシュの搭載を考えているのは内蔵GPUため限定みたいだから
それとも関係あるのかな？
0647オーバーテクナナシー
垢版 |
2013/01/15(火) 23:42:16.23ID:RVIfyYlI
有機物を利用した高速計算機は実現しないの？
0648オーバーテクナナシー
垢版 |
2013/01/16(水) 17:57:02.90ID:ArRiNZFQ
そろそろメモリ中心の構造にしないとな
バスで大容量メモリに演算機が繋がってる構造じゃなく、
メモリチップ毎にそのメモリのデータを使う演算機を全部付ける
もちろんそのメモリチップ外のアドレスへのアクセスは必要だが、
その外部メモリアクセスを最小化する方向で演算を分散させて行かないとメモリ帯域の問題が解消できん
以前どこかで研究してたようだがどうなったのかねえ
0649オーバーテクナナシー
垢版 |
2013/01/17(木) 18:46:59.86ID:v0GkU5mq
Intel Quanta 3770Q
開発元:Intel
周波数:1GHz
コア数:2
ソケット:LiGA775(Light Grid Array)
アーキテクチャ:i686、amd64、Intel128、quantum
他:VT-x、VT-d、内蔵グラフィック、ARMエミュレーション、
価格:56000円
発売年:20XX
コンシュマー向けの量子CPUのハイエンド版
300桁の素因数分解を数分でできる
0652オーバーテクナナシー
垢版 |
2013/01/22(火) 21:24:18.27ID:FbiCCPvc
>>649
これが実現したらチェスも完全解読できるかな？
将棋とか囲碁はこれでも無理だろうけど
0656　　　↑　　
垢版 |
2013/02/22(金) 07:24:16.20ID:BOC1f4OU
こうして概観すると、PS4の裏には、
半導体産業自体の大きな変化や揺らぎがあることが分かる。
現在は、こうした嵐に、SCEだけでなく誰もが揺られている状況だ。
製造ルール変更のハザマで、
ＰＳ４がとんでもない低性能な物をツカミ取ってしまったようだ
＜＜　ソニー㈱　には貧乏神が住みついている、モヨウ　＞＞
ナニヲやっても、裏目がでる
0657オーバーテクナナシー
垢版 |
2013/03/06(水) 04:40:47.93ID:jCyBczDk
┏━━━━━━━━┯━━━━━━━━┓
┃　 民主党支持者　 │ 　 　 民主党　 　 　┃
┣━━━━━━━━┿━━━━━━━━┫
┃　　 ｶﾝﾘｮｳｶﾞｰ.　 　 │　 消費税増税　 　 ┃
┠────────┼────────┨
┃　　 ｻﾞｲｶｲｶﾞｰ.　　　│　 原発再稼動　 　 ┃
┠────────┼────────┨
┃　　　ｱﾒﾘｶｶﾞｰ 　 　 │　 　 ＴＰＰ推進　 　 ┃
┗━━━━━━━━┷━━━━━━━━┛
民主党にすら見捨てられた民主党支持者へ
お前らの支持政党はもはや日本には無い
いいかげん諦めて半島に帰れ
0658オーバーテクナナシー
垢版 |
2013/03/06(水) 15:51:27.51ID:u4FPx5ut
>>655-656
PS4はGPGPUで何とかしようってものだろ
CPUなんて普通に動いてればいいくらいの

その狙いがうまくいくかどうかはともかく、
スペックもまともに見れないやつが「CPUがー」とかいっても不毛。
新着レスの表示
レスを投稿する

ニューススポーツなんでも実況