【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #29
■ このスレッドは過去ログ倉庫に格納されています
普通にSDSoCとか使わない?
周りの取引先も使ってるみたいだけど
生産性を上げるための手段としては普通にありでしょ。それを頭ごなしに否定するのは時代遅れとしか思えない。 大阪の感染者数に笑うしかない
どうしようもない連中だ HLSを使いこなすやつもいれば使わないやつもいる、ただそれだけのこと
何をムキになっているのか分からんが HLSを使いこなしてる人は何人か知ってるけど、
使いこなせてない理屈屋が、科研費でHLSなどと書いて、
しかも通ってしまうのを見て、イラっとしたことあるわ 自分で会社起こせば1億ぐらい楽勝
下請けなんて代わりがいくらでもいる仕事してたら無理 ランサムウェアをバラまけば2000万円くらい稼げるんじゃね intelのnios環境インストールがチョー面倒だった
ありゃないわ
ubuntu入れろとか
eclipseプラグイン上書きしろって
もうぐちゃぐちゃ 開発環境をぐちゃぐちゃにする覚悟のない奴はFPGAを語るなということだ >>361
それはv19以降からでしょ
v18.1以下なら普通にquartusをインストールするだけで特別な操作は必要ない
特別な理由が無ければv19以降は使っちゃいけない いや、新しいバージョンには早く慣れておく方がいいぞ
古いバージョンを使い続けるのは俺だけでいい
お前らはモルモットになってくれ >363
Windows 10
↑使う気 全く無いんで、18.1 で止めてたが正解だったようだな
Quartus も、知らぬ間に劣化してたか… windows用のバイナリ用意するのを
手を抜いたのかな quartus,整理されてないよなあ
やっけつ終わったら捨てよう Intelと統合してAIに走ったから、大規模デバイスにしか興味がなくなって、気に入らない奴らををFIREしてて、モウダメポだと見た。
ここ5年ぐらいアルテラ触ってないけど
誰か真実を補完してw 自社FabのトラブルでIntel自身がFire中だぞ ただの10人未満のFPGA屋でもない、深田萌絵の言ってることが滅茶苦茶で本当に酷い 深田萌絵とやらは、HDLを書けるんだろうな?
FPGAを語るなら当然の要件やぞ HLSでもいいけど、どこにどういうpragmaを書くと何が改善して何が犠牲になるかを意識できないうちはFPGAを語る資格は(ry >>373
書けないだろ
>>375
HLSわからないので教えて下さい。お願いします >>377
それ。わかんない。
https://www.acri.c.titech.ac.jp/wordpress/archives/8675
https://www.acri.c.titech.ac.jp/wordpress/archives/8947
https://www.acri.c.titech.ac.jp/wordpress/archives/9282
https://www.acri.c.titech.ac.jp/wordpress/archives/9625
君らが言っている HLSというのは SystemC と違うの?
https://japan.xilinx.com/support/answers/73613.html
違うようだね
https://japan.xilinx.com/products/design-tools/vivado/prod-advantage/rtl-synthesize.html
https://japan.xilinx.com/html_docs/xilinx2019_1/sdaccel_doc/hls-pragmas-okr1504034364623.html#fde1504034360078
ええとつまり ANSI C から #pragma で拡張してHDLに落ちるコンパイラをつくったと言うことだ
この流れは、Intel HLS も同じだよね?
なんで、SystemCサポートしなくなったの?
あのさ疑問何だけど、
SystemVerilog の Real型 これ生成出来れば、
中途半端なC言語による #pragma HLS PIPELINE 拡張よりも、カッチリとした回路組めるよね。
https://dora.bk.tsukuba.ac.jp/~takeuchi/?%E9%9B%BB%E6%B0%97%E5%9B%9E%E8%B7%AF%2FHDL%2FVivado%E3%81%AESystemVerilog%E5%AF%BE%E5%BF%9C%E7%8A%B6%E6%B3%81%28%E5%90%88%E6%88%90%E7%B7%A8%29
で、再度聞きたいんですけど、HLS 使えるんですか?
なんで、Chisel じゃないんですか?
高位合成出来るのは、
VHDL/Verilog → SystemVerilog/SystemC → Chisel
と思っているんですけど
ここに、"中途半端な" C の #pragma 拡張が入ってきて
それをHLSと呼んで使えると言っている人は、どうして使えるんですか?
わかるにはナニヲしたらいいんだろう その上で、この質問に戻りますけど。
これ、なんでですか?
固定小数点設計をせず、C言語で浮動小数点記述したものが、そのまま実装出来るからですか?
>>328
>いやもうHLSは十分に使えるよ
>信号処理関係で重宝している
>matlab/simulink要らなくなったわ で、意味がわからないんですけど、
MATLABでサクッと記述できる行列演算
これHLSで記述するのものすごーーーーーーーくかったるくないですか?
この時点で言語化せず瞬間的にウソだなとわかるわけです。
で、最初に戻りますけど
「HDL書かないで、FPGA語る奴は氏ね」
最近時々聞くんですけど、HDL書いたことのないソフトウェア屋が、HLS でC言語で FPGAつくっているんですか?
HDL書かずにC言語で書いても別に止めませんけど、
そんなんで、設計書書けるんですか?
設計書書かずにFPGAの開発が出来るとか、思っているorそれすら考えたこともないやつは、HDLを見て設計書を起こしてみては如何でしょう。
そうじゃないと、仕様書すら、ブロック図すらかけず。
何を、HDLやらC言語で書いて良いかわからないですよね。
みなさん、本当に大丈夫ですか? matlabでRTLコーディングするのが夢
HDLにもlightweight languageがあるべき >>381
Python とか Java HDL とかあるだろ。 >>381
Simlinkじゃないと出来ませんけど。 >>380
科学技術系の知見を得ることを目的に、FPGAを道具として使っている研究者や学生さんにとっては、コーディングをするたびにしっかりした設計書なんて書いてられないのですよ
浮かんだアイデアを、使い慣れているCでササっと書いて一度動かしてみる
期待通りの実験結果が得られそうか確認する
そういう用途で、HLSが使えるということで納得できませんか?
もちろん、HLSよりもHDLやMATLABなどが便利な分野では、それらの使い方を覚えるべきと思います >>384
ええ。使えますね。
でもね。
今の研究者
C言語で書いてきます? HLSはPythonでもいいんですけどね。
でも、HLSはモジュール単体のみで、そこそこ使えるものだとおもうのですが
全体を設計したときに使いものにならなくなると思うんですよね。
この点どのように実装時に対処していらっしゃいますでしょうか? >>385>>387
どうでしょうね…
Vivado HLSは、マイナーな機能ばかり追加するより、他のプログラミング言語にも対応しないと、いつまでも普及しないと言うことですね
>>386
以下、もし質問の意図を読み違えていたらすみません
初めてHLSを触った時は、>>377のチュートリアルの「第9章 IPインテグレーターでのHLS IPの使用」のようなやり方がベースでした
トップモジュールはVivadoが自動生成しますし、HLSの自作モジュールにパソコンから実行指示を出すのもSDKがやってくれます
ただし第9章は手作業が多すぎでしたので、今では、コマンド一発で実行するスクリプトやトップモジュール(HDL)も自作しました >>379
>>380
Vivado HLSならある程度行列計算用のライブラリはあるし、そもそも半分以上は既に書かれているCコードを論理合成したんだが?
このケースにおいてはわざわざmatlabでやるメリットは全くない。
matlabが不要になったとは書いたがHLSがmatlabの上位互換とは一言も言ってない。
HLSでも十分に戦えるという意味だが。HLSでキツイならmatlabを使うことも考えるが高額なライセンス料、
社内でのライセンスの奪い合い、現状のHLSの実力等を考えるとわざわざmatlabに固執する理由がない。
あとはソフト屋がHLSをやっているなんて話は俺は知らないし現場でも見たことがない。
そもそも俺はハード屋で基板の設計もするしHDLも書くが
Vivado HLSに関してはHDLを今まで書いてきたハード屋のためのツールだと思っているが。
設計書に関してはここでお前のmatlabエアプがばれたな。
俺の知る限りでは高位合成でわざわざ詳細なブロック図やタイミングチャートは書かない。
HLSでもモデルベースでもそれ自体が設計書であり検証仕様書なんだが?
高位合成では目的の性能がでるまで再合成するしそのたびにFFの数もレイテンシも変わり、
事前に作成したブロック図やタイミングチャートとは整合性が取れないし、そもそも設計プロセスを簡略化するための高位合成ってことを理解できてる?
ハンドコーディングの時はもちろん設計書を書くがそれはRTLレベルだからこそブロック図やタイミングチャートが必要になる。
分かったか底辺派遣? >>389
ブロック図はHLSでもRTLでも大して変わらないだろ。
まさか、FF単位でブロック図書いてるの?
RTLで書いてもリタイミングでFF位置の調整もツールがやるだろ?
どんだけ古いツール使ってんだよ。 何をたたかってるんだろう
痛いところつかれたのかな >>391
>>389-390 が自己愛性人格障害のサイコパスで、相手にしてはいけないことだけはわかる。 >>388
Xilinxの営業的な説明では、Python対応しているはずなんだけどどうなんだろうな >>389
君がMATLAB触ったことないことも
設計書も書けない口先ばかりの人間と言うことはわかりました。
>>390
RTL書けないことはわかりましたから。RTLが何の略か調べて言っていることが矛盾していることに気づけたらえらいとおもうよ。 >>394
スゴッイッスw感動しましたw
HLSのおかげで。ソフトウェア屋がFPGA設計に割り当てられて、なかなかにヤバいって。
設計を知らない奴がプロジェクトマネージメントしたり、管理者をやる弊害だよな
「HDL書かないで、FPGA語る奴は氏ね」
これに尽きる >>388
概ね言っていることはあっているし、同意見なんですけど。
https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2019_2/ug871-vivado-high-level-synthesis-tutorial.pdf#page160
の9章 IPCatalog のFFTを入れて
その前後にHLSのブロックを入れて
コードが見えないからわからないんだけど
浮動小数点 固定小数点の変換を入れただけに見えて
何の意味があるんだろうなぁ。位に思う。
記述量は減っているけど、この例は使う意味無いよなぁと。 >>394
お前が教えてくれっていうから懇切丁寧に教えてやったのにな。
まあ完全論破されて意味不明な返答しかできないわけだ。
おまけにちゃっかり自演もしてるのは笑えるわw
あと多分一番HDLも設計書も書けないのは君だと思うよ? >>396
ル〇サスの底辺半導体のHDL記述できない方は、パワポでもかいてな >>399
ルネだったらdcくらい使えるでしょ、中小企業じゃないんだから。
CyberWorkbench かな?イマイチ評判良くないけど。 MATLABでHDL吐き出せる関数の少なさ
SimlinkHDL吐き出せるブロックの少なさ
ここわかって無くて、書いてて
アホだなぁと
信号処理で、低レベルな記述してて、高位合成言うてるんだなと
面白いよ。 >>398
アタマ大丈夫ですか?
底辺の派遣からやり直して修行積んだ方が良いですよ! 毎年この時期になるとアク目指す学生に疑問を思うんだけど、アクチュアリーの何に憧れてんだろうな。
高収入で、自分が専攻してた数学とかをバリバリ使ってモデリングとかして学問的なことができるって思われてるんだろうかね。
もちろん数理系の部署の中の一部のアクはそういう仕事もやってなくはないけど、大半のアクがやってることなんて
誰でもできる数字の検証作業だったり、Excelでデータを集計するレベルの雑務みたいなことしかやってないのにな。確率・統計の「か」の字も業務中に出てこないのがほとんどだぞ。
高収入って言っても、他の総合職と同じ給与体系だし、特別「アクチュアリーだから」って理由で給与が高くつくことは基本ないんだけどな。 ハード屋で基板の設計して、HDL書いて、Vivado HLS で上から与えられたコードを通すだけの簡単なお仕事は、年収いくらなんだろ。 基板の設計してるなら必ずしも簡単なお仕事ではないだろうから、悪くない年収だと思うが 回路設計と基板設計の区別つかなくて、口から息を吐くようにウソをついてて笑えるんだよ。
どういう年収の設定にするか楽しみ。
ウソじゃないなら、それなりに稼げる会社紹介してやっから。 >>410
確かに、「ハード屋で基板の設計して、HDL書いて、Vivado HLS でC言語通して」たら、統合失調症にもなるだろうなぁ。
年収いくらなんだろう。 389 は基板設計をする前に回路設計もしているのだろ。回路設計ができて基板設計もできて
FPGAも扱えC言語も使えるとなるとエンジニアの鑑である。下請けに最適である。 >>412
底辺派遣と馬鹿にしているから、下請けじゃないんじゃないの?
設定がぶれてるw。 派遣さんでも外注でも優秀な人は高いよな。
月150とかオレより高い。 一人でID変えて自演して、ご苦労様
MATLAB使ったことが無いのが露呈して、悔しかったんだね。
わかるよ! 不謹慎ながら、大阪の感染者数が増え続けているのがメシウマです
当然の結果だよ!! >>416
HDLエキスパートの君は開発環境何使ってんの?
Windows7 でISE? どうせ自粛してないんだろうな
そりゃ死んでも仕方ないわ
政府も面倒を見きれない 先生質問です!
HLSコンパイラーでC言語で記述して、FPGAに処理させるならば。
ARMマイコン32コアぐらい乗っけて2GHzぐらいで処理した方が速かったりすることは、ありませんか!? >>418
Windows10 で
Vivado
Qualtus
Libero
設計書の図かき清書は drow.io https://app.diagrams.net
ソースコード記述は、サクラエディッタ
設計書は、5mm方眼紙 と
https://www.mpuni.co.jp/products/ballpoint_pens/gel/signo/signo.html の 0.5mmを 2〜4色使い分け
あと、2H の鉛筆と MONO消しゴム
あと、有能な上司。 >>420
回路による。
マルチコアにしてもバスが混み合って速度出ないよ。I/Oが遅いし。
比べるならGPUのほうがいい。 >>421
ありがとう。
ちゃんとしたシミュレータは使ってないの?
オマケのシミュレータで十分ならそれでいいけど。
優秀な上司なら買ってくれると思うよ。 HLS調べたけど、FPGAマガジン No.17に 512点のFFTに26227サイクルかかる と堂々と書かれてて、ヤベえな >>424
4年前の本だけど今はどのくらい進歩してるんだろうね >>425
XilinxのFFT IP 使うと何クロックで終わるか把握してないだろ 感染者はもう自己責任だろ
延命せずさっさと死ねばいいのに、見苦しい 最近のニュース、馬鹿の一つ覚えみたいに、コロナと大谷翔平ばかりだな 田村正和の訃報
星野源と新垣結衣の結婚
か追加されたよ! >>431
それは普通にニュースであって、例えば3日連続で報道されるようなことはないだろ >>437
ありがとうございます
秋月電子でSpartanと検索しても出てこなかったので無いと思い込んでました
何をやりたいかと言うと、オーディオインターフェイスを作ってみたいです
XMOSでも十分かもしれませんが、イコライザー等の処理をFPGAにやらせてみたいです プライベートユーズだと何気にXよりA(i)の方が使われてる気がする >>439
いや、Xのほうが圧倒的だよ。
FPGAの情報を検索するとみんなXだ。
A(i)を使っている人なんてほとんどいないさ。 iになってから放置プレイ
つか、ハイエンドにxも夢中 AとIを並べて書くと人工知能みたいだね(小学生並みの感想 Info (332146): Worst-case hold slack is -0.011
↑ たまに出るんだよな、この種のエラー
グローバル & 同一・クロックを使っているにも関らずだ
この程度の値なら、ツール側で対応しろよな…
と思いながら、sdc に追記するも効果無し
言うことを効いてくれない。
前から不思議だったんだが、やはり ツールのせいかよ
対象法 ようやっと判った もうちょっと簡素なツールが出ない限り、FPGAは流行らんと思う
既にFPGAで食ってる人は今後数十年は安泰だな ローエンド品が使いにくくなっているようには見えないし、
20年前に比べればずっと使いやすくなっている。
面倒だった昔に始めた人がいるんんだし、今でも普通に新しく
始める人がいると考えるのが自然だと思う。
おまけに、新しい人は新しい使い方をするために(したくて)始める人が多いはず。
今の人が安泰な業種なんてそうそうないよ。 んー、流行るといいね
今のツールだと向こう数十年は流行らんと思うけど 評価ボードが届いたがなかなかむずい
一度コンパイル出来た物が二度と出来なくなってしまったり、未だにLチカすら出来ない 中華の安物ボードを3種類ぐらい買ってみたけど、どれも問題なく動いたよ
規模は、XC6SLX16/EP4CE15 クラスでSDRAMが乗ってるもの、価格は$20〜$30
小口が割高なのは承知だが、
DigiKey辺りでデバイス単体を買うよりも、ボードの方(SDRAM付き)が安いってのがなんとも… 中古なら安くても仕方ない
いや新品と中古のどっちを買ったのか知らんけど 買ったのはこれです
https://www.seeedstudio.com/Spartan-Edge-Accelerator-Board-p-4261.html
何にも知らずに買って、USBで繋いでそのまま書き込めないって知って他のが欲しくなりました
Vivadoで新たにプロジェクト作る際にDefault Partにこれが出てこない… 回路図を見る限り、FPGAのJTAG端子がボード上そのまま出てる
それ用のJTAGケーブルとか持ってないと無理だな
ボード上のUSB_Type-C は、
CP2102のUARTを経由してESP32(マイコン?)に繋がってる、それだけ ■ このスレッドは過去ログ倉庫に格納されています