【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #29
■ このスレッドは過去ログ倉庫に格納されています
出来ました
2020.3のインストーラだとそもそもWebPACKの選択肢が出てこなく、さらにSPARTAN、Artix等を使う設定?もインストールする事が出来ませんでした
2020.2インストーラで全て出来ました
書き込みは使った評価ボードのサイトのWikiを読み出来ました
Arduino IDEを使い、microSDに書き込んだ.bitファイルをFPGAに書き込みました
とりあえずLチカまで出来ました
スレ汚し失礼しました このスレの常連?はFPGAを理解していることを前提でしゃべる
結果FPGAの事がよく判っていない初心者とは話がかみ合わない 何度でも何度でも何度でも立ち上がり呼ぶよ
フィールドプログラミング >>456
といっても、
自分がわからないものが分かっている人がいる。何に使うのかわからんけどわかりたい。
みたいな希薄なモチベーションだと話は通じないでしょね。 >>446とか>>459は「流行る」をキーワードにしている。何を意図してるんだろう。
必要でない人に流行らせる必要のあるものでもないと思うよ。
今のFPGAはどちらかといえば、先端の分野で使われるデバイスだし、そこで使われた
用途のうち、大衆化する価値があるものが、LSIに組み込まれて、量産の情報機器、民生品に
移っていく流れだと思う。
ここでもたまに、「FPGAって何に使うの」「たとえば○○」「そんな用途普通ない」
みたいな不毛な流れがあるけど、そもそも普通(=大衆的)なデバイスじゃないしね。
電子回路に興味を持つような人のほとんどの要求はマイコンで満たせるように思う。
必要や学習に積極性のない人や、素養、能力の無い人に、今の先端のFPGAを教えるのって
すごくコストがかかるはず。メーカーも、自分の要求に満ち足りた馬を水場にひっぱってきて、
無理やり水を飲ませるようなことはしないのでは。 >>460
うん、別にいいと思うよ
今FPGAで飯食ってる人は今後も安泰 >>461
どんどん新しい人が入ってくるのに何をもって安泰って言うんだろう。 >>463
SEやプログラマほどじゃないでしょ
全然安泰 >>464
なるほど、それを安泰と表現するのか。ダイバーシティだね。 難しさは変わらないからなあ
Cベースだからってロジックの概念不要になるわけじゃなし 安泰発言の人って、
「FPGAのエンジニアは自分の立場を守ろうとしているから初心者に冷たい」
って思ってるんじゃないかって気がしてきた!
だとしたらすごいぞ。 >>467
そんな悪意があるとは思ってないよ
後進の教育がめんどくさいだけでしょ
その結果、人が少ない めんどくさいっつーか、下手なんだと思う
ソフトの人達にはさすがに勝てん >後進の教育がめんどくさいだけでしょ
>その結果、人が少ない
人が少ないかな? マイコン人口と単純に量を比較しても意味なし。需給の問題だし。
需要に対して、参入する新人が少ないのだとしたら、たいていの場合待遇の問題だと思う。
あと、業務としての教育って最低限のことは知ってるか、さもなければ自力で学習する人を採用していることが前提。
「分からない人に分からない言葉を使う奴が悪い」「さあどうだ。俺は何も知らんぞ。俺に分かるように説明してみろ」
みたいな態度の人を相手にすることは、どんな職種でもないのでは。
少なくともこのスレでのやり取りをもって、企業内教育の一般論を語るのは酷い勘違いなのでやめて。
もし、あなたが体験した企業内での教育がそういうものなのだったとしたら、その場での問題だし。 ソフト屋より待遇が悪いってことはないだろ。
少なくとも金はもらってるよな、オマイラも。 待遇の問題をほかの職種とくらべてもなあ。
その職種にその待遇なら就きたいと考えられるかどうかだし。 「分からない人に分からない言葉を使う奴が悪い」「さあどうだ。俺は何も知らんぞ。俺に分かるように説明してみろ」
という人、このスレにいたっけ
そんな人の話は誰もしてないと思うが 企業内教育の違いは分からんけど、VivadoやQuartusは重いし、慣れないうちは分かりづらいエラーもよく発生するからね
ネット検索したり先輩に聞いたりしてもすぐに解決しなくて、新規にとって障壁はそれなりに高いかな >>473
>という人、このスレにいたっけ
そうか「理解していることを前提でしゃべる」なんて愚痴る人はいなかったんだよな。 >先輩に聞いたりしてもすぐに解決しなくて
先輩が教え渋ってるのではなくて、先輩もすぐには分からないのだったりして。
障壁が高いのは新規に限ったことじゃないかもね。でも、そういう分からないことを
自分で解決しようとするあなたの存在が喜ばれているのでは。 >>475
>>456が誰のことを指してるか分からんから何とも言えん
>>476
先輩もすぐに分からないのは、その通りだと思う …。
もし>>756が「分からない人に分からない言葉を使う奴が悪い」「さあどうだ。俺は何も知らんぞ。俺に分かるように説明してみろ」と言っているように見えるなら、さすがに精神科に行け やる気次第はもちろん
ソフトよりも高度でしょ
ハードに直結してるぶん
必要な知識量が多いし
ソフトから入った人は
時系列の概念が難しいみたい >>478
>>456は
「ここの常連? はFPGAの事がよく判っていない初心者に対して、FPGAを理解していることを前提でしゃべる」
と批判しているように見えるよ。 >>479
慣れるまで時間かかった
>>480
思い込みが激しすぎる
>>456は、常連と初心者のどっちのあり方が正しいとも言ってない
互いに歩み寄るのが理想だと俺は思うが、面倒なら無理する必要もない そもそも>>456が書いていること自体が個人の主観だしね。 Vivado使ってる方いらっしゃったら教えて下さい
Verilogファイルを作る際にinput・outputを設定するのですが、作った後にinput・outputを設定する事は出来ますか? >>483
テキストだから編集すればいいんじゃない?下位モジュール含めて整合性取る必要あるけど。 >>484
テキスト編集で上手くできません
ブロックでAdd Moduleした時に最初に設定したやつしか出てこないです https://i.imgur.com/C2vMb3c.png
これです
ここで設定したinput・outputを後で設定できるかが分かりません 多分fpgaに書き込んだあとに同一pinをoutにしたりinにしたりできるかってことだと思う >>487
生成したモジュール(test.v)がどっかにあるだろ?
それを直接書き換えればいいんだよ。 487のフリして「ソースを直接書き換えるとプロジェクト内で不整合が生じませんか?」とか言ってみたい
Vivadoも、487の画面なんて完全になくしてシンプルなUIにすればいいのに >>489
すみません⋯
それが分かりません
コードを書き換えれば良いんでしょうか? 例えば
module test(
input CLK,
output LED1,
output LED2
);
ここにoutput LED3を追加してもモジュールに反映されませんよね?
後で追加したくなった時のやり方が知りたいです… IPインテグレータのブロックデザインでやってるのか
それじゃいつまでたってもできないだろうな >>492
ブロックデザインじゃなくてRTLでやれ
Vivadoのチュートリアルを見るべし ブロックデザイン全否定で草
俺も使ってないけど、ブロックデザインをメインで使ってる業界もあるのかねぇ 483です
知らない用語が沢山あり、理解できませんでした
もう少し勉強してきます ツールのお仕着せも楽だけど
’実’を知らないで使うのもなあ >>497
っ プログラミング教育
>>499
とはいえプログラマが全員AMD64やARM64等に精通しているわけではあるまい? >>501
小中学校では無理だろうから、高専か大学以上だよな
それこそRTLでやれと言いたい >>501
用が足せれば知らなくてもいいけど
足せてないというか、現状足しようもないので
マシン語知らなくても実用プログラムは書けるけど
RTLレベル理解してないでFPGAロジック開発はまだ無理だと思う いいか、トランスジェンダーだ
FPGAに精通しているマニアでも知らないことがある用語だ
このトランスジェンダーという用語が分かったとき、君はもっと高みに行ける まず、ブロック図のみでデザインしてみろ
それが出来ないなら、RTL設計出来るとか言っている奴はウソ! 断絶がある限り飯の種には困らないな
まだまだだよ
ブール代数を小学校でやり始めたら
慌てどきかw 初級でよくあるNANDゲートだけでORゲート作ってみましょうレベルのことがわかってない程度の奴でもVerilog書いてるからなんとかなるよ 2-NANDだけで、 LATCH and D-FF を作ってみましょう ・・・・
このスレにも、出来ないヤツがいそうだな 何でNANDゲートのみでつくるかわからないクズが多そうw lutとかメモリを使うのは
エミュレーションと考える
粒度もあるから好きなように
解釈すればいいけど nand云々言ってるやつはhdl書かせるとラッチができても平気な顔してる。
クロック使わずゲートで信号の両エッジ検出とか隠し味的に入れてくる。 >>515
それは偏見でしょ
いや、多分、偏見だよな?(自信なくなってきた) always @ signal1 begin とか
クロック使わず if(signal1) a=b とか書いちゃう? いろいろの部品のEOL部品対策で改版したら、FPGAが入荷しなくなった。9月には防爆申請の予約してるのに。 納期回答75週なんてどうしろと 申請用には、改版前の基板からBGAをはがしてつけるしかないか。 よくあるな。ありえない納期から旧板から剥がすのは。 半導体全般にそんな感じだな
納期:80週 & 価格:800% up とか(平時ならあり得ないような数値)
要するに売る気がない(売る事が出来ない)、 実際、モノの調達の目処が立たないんだろうが
待ってても全く当てにならないから、 設計し直して代替品に差し替えた・・・
そんな話が結構聞こえてくる 今からでもオリンピック中止しないものかなー
感染者がもっと出れば中止するかなー >>524
お前が感染して、それをばらまきに行けばOK まず感染する方法を教えてくれ
割とフリーダムな生活しても、意外と感染しないぞ > > 私もxxさんは、ソニーLSIデザインのFPGAのポジションにいい方と思っていましたが、
> > お見送りだったのですね。
> > 残念ですが、一旦その結果がでてしまっていると私たちがどうすることもできません。
> > 今後、xxさんに合う案件が出てきましたらご紹介させて頂ければと思います。
> >
> > 宜しくお願い致します。 ソニーLSIデザインって年収2000万円嫁つき一戸建てガレージ温泉付き が貰えるの? 勝手に転載したり、平然と嘘をついたりと、マナー悪いな そんなことより、やろうぜ、シスターズポゼッション
前編 ttps://seesaawiki.jp/sisters_possession/
後編 ttps://seesaawiki.jp/sisters_possession2/ どうしたんだ。犯罪者ルネサスななしっくす。二重派遣時給1100円で東京都労働局に告発されたのがそんなに堪えたのか まったくだ、FPGAエンジニアなんぞ時給1100円でも高い
それ以上もらってるなら会社の上司に毎日感謝して絶対服従するべきだ
絶対服従するべきだ >>536
この人の場合は、車載半導体RH850だからw >>522
さすがに800%はないが120-150%だな
受注済みも分も納期遅れかつ値上げと言ってきた。俺じゃ判断できんと言って法部部に回した。
俺が新人の頃は注文書と一緒に請書も相手から収入印紙貼って返してもらってたがこれからは必要かもしれない。 >>538
>>536はもちろん冗談で言ったが、俺が車載やってるのは当たっている
RH850はバカにされても仕方ないと思う 最近の一番の楽しみは、感染者数の推移を見ることだよ
オリンピックなんかつまらん 車載はゴミ、FPGAこそ至高
FPGAエンジニアは容易に参入できない安泰の職業だ TransSexual能力
すなわち自分や他人を簡単に性転換させる能力のことだよ Osaka Port Transport System ■ このスレッドは過去ログ倉庫に格納されています