【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #29
■ このスレッドは過去ログ倉庫に格納されています
RenesasのNetwork IP は、NSWがつくったやつだから、イヤだ >>232にかみつかなくて>>251にかみつく不思議
マイコンの場合搭載IPに依存するだろうから不完全なフレームが
どのように扱われるかをマニュアルで確認するしかないな マニュアルやデータシートに記載がないこともあるし、問い合わせても回答がないこともあるので、
個人的な実験であり動作保証が必要ないならば、さっさと動かしてみる方が早いことがしばしば FPGAをやってみたい初心者です。
トラ技の2021/2、2021/3にFPGA特集記事があるようですが、
この記事は初心者の入門用としては良さそうですか? がー。モノ売ってねー
取り合いだよ
FPGA品薄
半導体サプライチェーンの寸断影響?
LT42w >>263
具体的に型番とかメーカを書いてくれないか?
漠然と品薄とか書かれてもなぁ・・・ おい>>263回答しろよ
>>265が責任もって解決してくれるらしいぞ オレの手持ちなら融通するよ。
Spartan3 とか iCE40 とか。 うちは動作確認済みのMAX2とか開発環境もう一度構築しないといけない…。
出来るのかどうか不安だけど。 digikey調べだと、iは8-20wぐらいの納期予定で品切れがでてる
xは12-45wぐらいで大分長いのが多い
s6と7シリーズ全般、TSMC依存度高そうだから、在庫無くなった後は納期1年かかるね >>266
kintexだよ
ねーよ
42wだとよ 使うチップなら在庫しとかんとな。
容量デカいのもないのか? おいコラお前ら、人前で口を開けるならマスクをちゃんとつけろ
マスクから鼻を出すのもやめろ artixのultrascale+来たね
最近はサーバー向けのやつしかでてこなかったから期待 やっぱりリバウンド気味だねコロナ
オラ早3回目のく緊急事態宣言しろよ 日本アビオニクス さんは、NIOSの出来る技術者いなかったよね
防衛関係何だから都度派遣で募集して、
売上の為にハケン切ってないで
自社で雇用確保したほうがいいよ
https://www.staffservice.co.jp/job/detail/IT_432469
【派遣先】
ソフトウェア会社でのお仕事です。
【担当製品】
機動戦闘車
↑
派遣募集でこんなこと書かれるのはどうなの >>279
記念魚拓
https://megalodon.jp/2021-0328-0852-18/https://www.staffservice.co.jp:443/job/detail/IT_432469 でも内情もかつて(GIS用と思われる)画像処理の専門家を募集していたことがあるしどっちもどっち感あるような 大阪はもう封鎖してくれねーかな
他の都道府県とは人の出入禁止 xc9572xlは書き込めるのにxc2c64aが書き込めない・・・
何でだろう? 普段はマスク着けてるくせに、人と話してる時や外で携帯電話してる時に限ってマスク外す奴って何なの?死ね名古屋 テレビで、コロナ禍でも人様が一番大事だとかやってたんだけど、マスク外した状態でそんなこと言われても説得力ないよな
目の前にいる人を殺したいのかと >>293
正しいか知らんが俺はQSFに書いてる
set_instance_assignment -name OUTPUT_TERMINATION "SERIES 25 OHM WITHOUT CALIBRATION" -to SRAM_D[0] どうかと思うなどと言われても、人の不幸は蜜の味という言葉があるくらいには普通の心理やぞ pin plannerかassignment editorから設定するのが正攻法じゃないかな
まあ自分も大半はqsfに直接書いちゃうけど 修正量が少ない or Key-Word が不明の場合、GUI からの作業も有だが
そうじゃないと、直接書いてるな <= 大概がコレ
要するに、GUIでの作業効率が宜しくない って事になるな
皆、似たようなモノじゃない ? >>299
探し方が下手んだけどkey-Wordを見つけるのにいつも困ってる。
インテルのマニュアルよりネットから見つかるほうが多い。 VHDKのテストベンチで時間を表示させるとき単位を変える方法は?
report "RESET = 1:" & time'image(now); だとpsで表示されて判りずらい Actel が Microsemi になったのは知ってたけど
いつの間にか Microchip に買われてたんだな。
ProASIC3 も NRND っぽいし。 うちの市も早く蔓延防止措置やってくれないかな
飯屋でおしゃべりしながら食う奴が多すぎる 愛知は予想通りリバウンドだな
もう手遅れだから早く封鎖しろよ ノーマスクおじさんや、咳しまくりおじさんを放置しておいても死体の山にならない時点で大したことないやろ >>302 今はキャストしてやってる。せっかく単位も表示されるんで設定か記述で対応できないかと思って聴いてみた。 約一年前、エクアドルが一時期ひどかったみたいね
こうなるまでは無対策でいいってことだな
https://www.afpbb.com/articles/-/3277237 >>308
女は女で、おしゃべりを始めたら理性がなくなるんだよな
マスクしてくれ 外人で、歩道を自転車で走りながら、マスク着けずにおしゃべりしてる奴がいたんだが、国に帰るか、またはすぐ死んでもらいたい
これだから名古屋は… ところで
FPGAで仕事をすると、年収2千万円嫁つき一戸建てがもらえる会社はまだですか? 名古屋に住んでたけど、外人はクズが多かったな
連日、深夜にバカ騒ぎが聞こえてきたわ 2月末に緊急事態宣言の早期解除をしたばかりなのにね
知事が思っていた以上に、頭の悪い市民が多かったと >>315
一人で30人分のお仕事をするから、年収2千万円嫁つき一戸建てを支給してもとってもお得なっしー 最近、毎日の大阪と愛知の感染者数を観るのが楽しいわ
あいつら自己中ばかりだから、まん延防止も緊急事態宣言も役に立たんよ コロナかどうかは関係ない
在日は早く帰るか、もしくは死ね HDLは必須だが、HDLしか教えてない大学教員は死ね
戦力になる新卒を社会に出せないなら死ね >>323
HDL書かないで、左うちわで高級取りは要らないから、全員リストラして、底辺の派遣からみんなやり直せと思う
いやまじで まあ、そうね
コーディングのイメージがつかめてない奴が下請けに要求を出すなと言いたい 薄給なのはHDL書く書かないは別にして自己責任だろ。
何かしら欠陥があるとしか思えない。 HLS:高位合成 => 低スキル・エンジニア向け
効率悪すぎて、納期最優先(コスト度外視、とにかく動けばよい) のヤツにしか使えない いやもうHLSは十分に使えるよ
信号処理関係で重宝している
matlab/simulink要らなくなったわ >>326
入社したら、気がついたら日立に二重派遣されてHDLコーディングされるのが自己責任とか面白いっす。派遣先で派遣になったのは自己責任とか言われるけど、アタマおかしくて面白いっす >>328
?
MATLAB/Simlinkが吐き出すHDLコードはキレイだけどさ
あの、テンプレにないコードつくろうとすると途端にHDL以下のコーディングを要求されるヤン
おまえ本当に自分で使ったことあんの? >>328
こんな感じで、ろくに使わず
知らない奴を騙すようなのが出てきて
さらに、それを真に受けた奴が自分でやらず
ウソのまま進んで、末端が火を噴くだけだから
最初に戻るけど
「HDL書かないで、FPGA語る奴は氏ね」 HLSを推奨している時点で、誰が書いているかバレバレでワロタ >>332
急に発狂してて草
お前の底辺職場環境なんて知るかよw
それにHDLに関してはもう何年も嫌になるほど書いてきたさ
まあHLSは底辺には難しいのかもしれないな^^
一生Lチカのコードでも書いてろよw >>335
>>328
?
MATLAB/Simlinkが吐き出すHDLコードはキレイだけどさ
あの、テンプレにないコードつくろうとすると途端にHDL以下のコーディングを要求されるヤン
おまえ本当に自分で使ったことあんの? HLSで信号処理出来る会社あるなら、かねはらって発注してやるわ HDL書かねえ口先ばっかりの高給取り。
HLSで出来る会社紹介して来いよ(・ω・)
納品できるなら、カネは出してやっからw >>339
HLSで信号処理はどうやってやるんですかぁ?口先ばっかりですかぁ? >>336
HLSじゃなくてHDLで〜というのが本来言いたかったこと
>>337
普通に使っているが。ドキュメントとサンプル読めば普通にできるようになるだろ。
あとしきりにHDL書けると自慢げに言っているがHDL書けるなんて普通のことで
特に偉そうに言う必要ないから。違う現場行ったら恥かくよ^^ >>341
そういう話をしてるんじゃないんだよ
文脈を読めるようになっとけ
>>333
二重派遣がFPGAの話をしても何も問題ないと思う
>>336
>>335はLチカが書きたいのではない >>342
知らねーよ
喧嘩を売る相手を間違えていると思うが、俺はHLSを推奨したいのではない >>343
HDLでLチカが難しいとか、HDLかけもしない素人ってどうしてこう偉そうなのか なんだ。またどっかの商社(笑)がHLSとか言い出したのか。 C言語からハードウェアとか20年くらい言ってるけど
イマイチ上手く行ってないよな。 ソフトウェアは、基本 逐次実行の記述だからな
根本的に、そこに無理がある
合成してみると、相も変わらず シケたステート・マシン出して終わり
昔から変わってない
依存性が解決出来ないなら、他にやりようが無いからな
設計者が最初から回路の並列性を意識してないなら、何をやろうが結果は知れたモノ
状況によって使い分けてると言うなら 何も言うことは無いが・・・
だから、盲目的に高水準言語がうんぬん・・・とか言うヤツは
=> 低水準エンジニア とか馬鹿にされるんだよ
コンパイラが吐き出したコードも読めないクセして、コンパイラの性能がウンヌン・・・
それと同じだな、 片腹痛いわ
どんなアホでも、良いツールを使えば傑作が出来る とでも思ってる愚か者 FPGA ASICの設計が高水準言語(hls)で出来ると言ってきた奴には、コンパイラの性能だからその言語からブロック図とFFの挿入 同期化が出来れば、ワイ評価してやってもいいよというと黙る。
たいていそれすら出来ない。
HDL言語は、1クロック毎にナニヲするか記述するもの。
と、真実を伝えても、それすら理解出来ない。
氷菓だけに、えるたそ 用意してくれるなら、レポート書いてやってもいい。 ■ このスレッドは過去ログ倉庫に格納されています