【Verilog】 記述言語で論理設計Project15 【VHDL】 [無断転載禁止]©2ch.net

[0233 774ワット発電中さん 2019/10/11(金) 09:42:14.51 ID:nhTX4VfJ]

自作の論理合成、最適化をやっていると驚くべき良い結果が出てくることがある。
きっとこれが定理とか法則の発見だろう。