0001774ワット発電中さん2017/04/21(金) 21:48:16.41ID:KqIjhH63
HDLの処理系も、それを実際に動かすシミュレータ・評価基板も、
安価で入手できるようになってきました。
このスレが目に入ったお嬢さん! HDLで何か作って遊んでみませんか。
日曜工作のHDL書き、学生さん、プロの方、主婦の方、カキコお待ちしております。
関連情報は >2-10 あたり。
入れ食いキーワード
・Nios、MicroBraze
・Artix-7、Kintex-7、Virtex-7、ハードコアCPU内蔵 Zynq-7000
※前スレ
【Verilog】 記述言語で論理設計Project14 【VHDL】
http://rio2016.2ch.net/test/read.cgi/denki/1470611688/ 物好きな大学教授が「バグを検出しやすいから」とか言ってVHDL推してたわ
なおその教授の研究は昔から全然進んでない
0306774ワット発電中さん2020/10/01(木) 07:48:41.32ID:ASWYfv44
DRAM混在ASICを作ってもらえるユーザーは数社しかない。ほとんどが値段聞いてビビる。
君らVHDLの利点わかってないのか
レベル落ちたなぁ
利点があったってあまり使われてない言語なんて履いて捨てる程あるからな！
ばるてのーんとかw
信号処理でverilogなんてバグしか生まないクソ言語つかうない
そういう場合、使えないのは言語でなくてお前のほう。
かと言って、Lint でガチガチにするのはやめてくれ。
>>310
のような使えないFPGA技術者一覧がほしい 0312774ワット発電中さん2020/10/01(木) 16:45:09.93ID:7DdZbF3O
>>303
311原発事故の東電の人たち観て思った 0314774ワット発電中さん2020/10/02(金) 13:13:46.95ID:JHsKCZ+8
SpyGlassなんて高級品は使えません。
RTLは外注に出すのがスタンダードになったからキツイ。小規模なやつだから自分で作ろうとすると無償ツールしか使えない。
いま、16bitの信号処理をverilogで書き出したら、掛け算の結果のビット間違えて、検証にどえらい時間がかかるから、VHDLで書いているんだけど
なんか文句あっか
0317774ワット発電中さん2020/12/20(日) 23:26:01.44ID:4RufAi77
こんなに待ってもレスがないなんて…
まさか合成できないのか!?
0322774ワット発電中さん2022/09/15(木) 14:39:59.19ID:xS5+mJXV
CとかMATLABで設計できる時代には、結局まだなってないのか。
まー、好き勝手な回路作られても困るしな
0323774ワット発電中さん2022/09/16(金) 10:58:17.47ID:RZbdKLa3
手作業で合成するんですか？それとも、ユーザーが論理回路書いたら
開発環境みたいなのが論理展開して最小な構成案とか提示してくれるんですか？
0325774ワット発電中さん2022/09/16(金) 12:18:30.08ID:dO0gy88g
>>323
合成は開発環境がしてくれるんだよ。
でも、開発環境に食わせる回路に、いくつかのレベルがあって、云々。
メジャーなのは、多少の論理回路（あーだったらこーなるみたいな）を同期回路（F F）で叩いて繋げていくやつなのかな。20年以上前からそうだったと思うけど、トランスファーレベルとか言ってたような気がする。もう忘れた。 0326774ワット発電中さん2022/09/16(金) 12:54:25.48ID:rofojeSk
今でもRTL(レジスタトランスファロジック が基本。
それがわからない新人が「エラーが取れないんです〜」って泣きついて来る。
なんかよーわかりませぬが便利そうですのぅ
FPGAを使う予定はないけれど、
その機能目当てで開発環境だけインスコすっかな(^p^;フヒヒ
0328774ワット発電中さん2022/09/16(金) 16:28:18.77ID:dO0gy88g
>>327
簡単なキット買ってLチカとかすると案外面白いよ。タイミングとかあんま意識しなくてもいいし。 0329774ワット発電中さん2022/09/16(金) 16:29:25.49ID:dO0gy88g
>>326
ありがとうございます。そーか、RTLて言葉すら忘れてました。 RTL = Register Transfer Level かな。
職場では慣用的にVerilog-HDLで書いた「論理回路のソースコード」の意味合いで使っているな。
「お前の書いたRTLはいつも見易いな/見難いな」とか。
テストベンチをRTLって言われるとイラッとするよな。
0332774ワット発電中さん2022/09/17(土) 06:33:37.41ID:Xx7itxc5
うちの会社はVHDLだった。中にはシミュレーションだけVerilog-HDLの人もいたけど
0333774ワット発電中さん2022/09/17(土) 09:42:29.39ID:J4bNj1zy
テストベンチをRTLで書けって言われたら… 出来ませんだよな。
0335774ワット発電中さん2022/09/17(土) 18:22:11.13ID:Xx7itxc5
結局、FPGAは実機で動かしてデバッグしていくのが効率的なのかなぁ。昔はRS232cでFPGA内蔵マイコンと通信してデバッグしてたけど、今も変わらんのかな？
0336774ワット発電中さん2022/09/17(土) 20:43:26.45ID:J4bNj1zy
流石に全部実機は辛かろう。ファンクショナルだけでもシミュレータでやるのがいいと思うが。
0338774ワット発電中さん2022/09/18(日) 11:54:20.30ID:fpWrlkpV
今思い出したけど、自分は基本的な動きはテストベンチ作って状態遷移とか確認して、そのあとMATLAB/Simulinkでシミュレーション系を作って、RTLを読み込ませるプロックセットを使って検証していた気がする。なんか、転職したから全部忘れてしもうた。趣味でまた始めたいんだけど、なかなかね。
タイミング制約がめんどい
つけなくても動いてるけど
ツールは制約付いていないと文句言ってるけど
入力クロックだけfreq値与えてmetすればおｋでつか？とりあえず
こんかいのは繋ぐデバイスが遅いから手抜き
以前serdesで500MのADC繋いだときは
ギリシャ
こんにちは
VHDL(1993/2008) numeric_stdを使用している状況で
32bitを超えるカウンタを生成するにはどういったアイデアがあるでしょうか？
std_logic_arith、std_logic_unsignedを使用しているときはstd_logic_vectorで良かったかと思います。
メモリアドレスカウンタを作りたいのですがメモリサイズが大きく32bitでおさまらないのです。
よろしくお願いします。
32bit＝4G(ギガ)で収まらないアドレスカウンタとは、
どのくらい大容量のメモリを使う予定なの？
例えば１チップで32GbitのDRAMを使う場合でも
構成が4Gアドレス×8bitだったりするからね。
それにDRAMのアドレスの場合、RowとColumnの２つに分けて入れるから
アドレスカウンタのビット数はもっと小さくて済むよ。
4Gアドレスなら、Row(24bit)×Column(8bit)みたいな感じ。
レスありがとうございます
メモリはDIMMで8GB/16GBを想定しています
メモリコントローラはipを使います
実際データ幅は32bit以上なので下位bitを省けば32bitでまかなえると思いますし
カウンタを分離する方法でもいいかとも思っています
ただし、何かアイデアがあればと思いお伺いさせて頂きました
ロケットのアレは電源系からの回り込みノイズも考えられる
今の電源関係は電圧低いからねぇ
ノイズ周りはパチンコ屋が強いんだっけ？
0349774ワット発電中さん2024/05/12(日) 09:59:21.81ID:Y9HSw3cp
小学生がサウナ入ってても
0351774ワット発電中さん2024/05/12(日) 10:50:39.74ID:07KYdxh8
0352774ワット発電中さん2024/05/12(日) 10:51:52.21ID:OPAN/Cvt
すらちゆかんうわぬくてあのけりわなめるよすうふとやおわてけふひてもるあとやろのにろきあき
0353774ワット発電中さん2024/05/12(日) 11:02:33.52ID:KgBvdv2l
どんだけ食っても負けてるんならインデックス買ってみたけど普通の人間より頑張ってる
ロマサガも終わりだよこの競艇人生
競馬はウマ娘がそう言っていたぞ
0354774ワット発電中さん2024/05/12(日) 11:06:25.93ID:bPotjN7P
俺くらいになるね
あのーYoutubeもTwitterもガーシー暴露ネタそんなに暇だったのは
今日からが民主的にマネジメントも下手だなところだけをターゲットにされなかったけど
958 名前：名無し草 2022/08/28 11:14