アナログ高周波回路、設計4課 [無断転載禁止]©2ch.net
>>367
ジッターじゃなくて、スキューのことじゃない?
ミアンダのことをストリップラインと言ってるのではないですよね? 用語の話でいうならストリップラインだとトリプレートになるからマイクロストリップラインかMSL言うてほしいな >>370
いやいや、そこは CBCW (Conductor-Backed Coplanar Waveguide : グランド付きコプレーナ線路)っしょ。こんなに美しい線路は他に無い! >>367
基本波は100MHzだけど高調波は1GHzじゃないですか。 ・5Vトレラント ←耐圧は高い方が良い
・DC~300MHz ←上限周波数は未定。後ろがついてくるならもっと上がるかも
なバッファが欲しいんだけど難しいかな?微小信号の入力は想定しないので大きなゲインは不要
60MHzくらいまでなら汎用ロジックICで行けるけどこの周波数は無理
高周波増幅用のICだと入力耐圧とかが書いていなくてどこまで入れて大丈夫なのか判らない >>373
ビデオアンプIC もしくは ビデオバッファ で探してみれば、例えば
ttps://www.analog.com/jp/parametricsearch/12985#/ 300MHzのC-MOSレベルのロジック信号のバッファがいるのか。
情報の小出し・出し惜しみをせずに、もっと詳しく出力の振幅とか負荷の要件とかと書いた方がいいのでは。 >>374
なるほどその辺か。でもビデオ用の75Ωは特に低い周波数でインピーダンスが低すぎるかも?
>>375
違います
>>376
FPGAへ入力するフロントエンドでFPGAの定格を超える入力からの保護する意味が強いです
出力はFPGAが受けられるなら範囲ならこだわらないです。おそらく~3.3Vとかになるかと >>377
FPGAへの入力って、ソースはデジタル信号なの? >>378
アナログ信号も想定します。DC結合とAC結合の両方やりたい
FPGAの勉強がてらにユニバーサルカウンター的なのでも作ってみようかと >>377
FETのソースフォロアか何かを噛ませればよい >>380
FETだったらゲート耐圧も10Vくらいはあると思うし良いと思いますが
高周波のディスクリート回路の組み方が全然わからないです(部品の選定とかも含めて) >>382
>>377 FPGAへ入力するフロントエンドでFPGAの定格を超える入力からの保護する意味が強いです
>>379 FPGAの勉強がてらにユニバーサルカウンター的なのでも作ってみようかと
略して:FPGA保護と、ユニバーサルカウンター
こんがらがってるけど
どっちが優先?
どっちも必須?
保護ってバッファICがあるだけで済む?
FPGAがなにか分からなくても保護条件出せる? >>382
まずは ttps://image.itmedia.co.jp/edn/articles/1604/12/ts160412_DI01.jpg
OPA656 を検討してみて下さい >>382
まずは ttps://image.itmedia.co.jp/edn/articles/1604/12/ts160412_DI01.jpg
OPA656 を検討してみて下さい >>383
ユニバーサルカウンターでも作ってみたいので今どきの計測器としての保護能力は欲しいって感じです
・~5V 全周波数で計測可能
・低周波&5V+α 保護機能作動。計測不可だが故障はしない
・高周波&5V越え 入力バッファは壊れてもやむなしだが後段のFPGAとかのロジックは保護
低周波なら最大電圧を検出して動的な保護動作させるのも難しくないかなと
高周波の最大電圧を検出し保護する方法は思いつかないのでフロントエンドの交換で妥協します
もちろん数百MHzの10Vを入れても壊れないとかなら万全ですが難しそうな気がします
今のところ使用する最大電圧は5V程度になると思うので上限を5Vとしています
FPGAは用途的に小規模で構わないのでiCE40LPあたりを考えていますが確定はしていません >>386
カウンタ作りたいなら必要なのはバッファではなく高速コンパレータだろうに。
あとローコストなFPGAに300MHzのカウンタ回路、作り込められるんだろうか?
(LEは200MHzがいいとこの認識) FPGAの外部クロックとみなして
内蔵PLL、内蔵DLL 使うとか >>388
あん?PLL使って仮に原信号にロックしたとしても、その周波数を測るのはどうするん? >>389
例えば
測定したい周波数を入力して、DLLの分周器を設定して周波数を10分の一にすることで内部ロジックの速度で扱えるようにして
別の基準クロックを用意して比較すれば入力が何MHzか割り出せないかな。
300MHz(被測定周波数)←これは測定対象なので不明。
分周比設定 10:1
基準クロック(例えば10MHz)
DLLから30MHzが出てくるので、1秒カウントして 基準クロックの3倍のカウント数があれば300MHzってわかる。 >>390
それは車輪の再発明かな
普通、そういう事したければプリスケーラを使う。例えばこんなの
MC12080: 1.1 GHz Prescaler
www.onsemi.com/pdf/datasheet/mc12080-d.pdf
入力の絶対最大定格は7Vで5Vぶっこんでも壊れない。
振幅は下は400mVppでまずまずだろう。
上は1000mVppだが対策したければアッテネータ入れればいい。
80分周までしてくれるから、1.1GHz突っ込んでも出てくる14MHzならFPGAで楽々計測可能。
つか、FPGA必要か?マイコンのカウンタで十分な気がする マイクロストリップラインの、
パワーディバイダーと
パワースプリッターは、何が違うんでしょうか? 呼び名が違うだけで中身は同じ物だとか >>392
多分同じモノ。
強いて言うなら、
デバイダーは、均等分割で、
スプリッターは、2:8とか分割比率を持つ 用途をぼかして質問して迷走してたけど、秋月で売ってるMC12080で済むようなことだったな。
まずはこれのデータシートに目を通して。 >>394
そう、それw
プリスケーラで検索したら最初に秋月が出てきて、中見たら良さげだったから紹介した
だから気合い入れて選んでないし、質問者でないから要求わかんねぇーし
あとはヨロ >>392
このスレらしい話題にほっこりする(^∇^)
えっと抵抗デバイダをインピーダンス線路に置き換えたのがパワーデバイダ。
で、方向性結合器なのがパワースプリッタじゃなかったっけ
忘れた >>394
つかおまいが質問者か?礼くらい言えよ~ >>397
わかりにくかった。ごめんね。
>質問者が用途をぼかして質問して迷走してたけど、秋月で売ってるMC12080で済むようなことだったな。
と書くべきだった。ぼくは質問者じゃないよ。 >>396
抵抗でもインピーダンス線路じゃないの? >>396が言ってるインピーダンス線路は、抵抗との対比での表現なので、抵抗分のないものでは。 >>400
あれ?話が通じない(笑)
抵抗デバイダは50Ω線路なら16.6Ωが3個を線路上に配して分配する方法。
インピーダンス線路なら50Ω線路をまず35.36Ω線路にぶちこみ、それをT字型50Ω線路で取り出す方法。
どちらも部分的に50Ωと不整合になるが、合成結果は50Ωに整合するという同じ考えなんだが? あとデバイダとスプリッタそのものは、中身の作り方で分類されない。
ストリップラインで作ろうが抵抗で作ろうが、デバイダはデバイダ。機能で分類させるだけ いわゆる周波数カウンターだが1/10に分周したら周波数分解能も1/10になる
周波数分解能を同じにしたければゲート時間を10倍にする必要がある
つまりプリスケーラーを使用すると計測できる上限の周波数を引き上げられるが
副作用として計測時間が伸びる。誰もそれを指摘しないのはなぜなんだ?
それとも1秒が10秒になっても気にしない人ばかりなんかな >>404
そりゃ、その前に測る側のクロックの精度があるからさ。
普通に売ってる発振器は20ppm位か。末尾の精度を気にしても5桁がせいぜい。
300,000,000Hzなら下3桁か4桁は意味無いからな 普通が何を指すのかわからないけど、うっかり周波数カウンタを作る場合をのぞき、
ちゃんと狙って周波数カウンタを作るなら、初期性能で数ppmぐらいのTCXOは使うのでは。
20ppmみたいな無頓着はさすがにないと思う。 >>406
数百MHzを計るのに20ppmはかなり雑ではないか
GPSとかに同期させれば一桁どころではない精度向上が見込めると思うが 質問者は学習としてFPGA使いたいのと、保護回路を実現したいのだから
どれだけの精度にするかは、まあ優先度低いかもしれんから。
基準クロックは後から変えられるようにつくればいい。 >>409
> 質問者は学習としてFPGA使いたいのと、保護回路を実現したいのだから
> どれだけの精度にするかは、まあ優先度低いかもしれんから。
正解だと思います。 >>407
> 初期性能で数ppmぐらいのTCXOは使うのでは。
それ、有効桁が1桁増えて下3桁か4桁無意味が、下2桁か3桁無意味に変わるだけ。
MC12080最大の80分周しても、精度には関係しないって結論は残念ながら変わらん あと、「1/10に分周したら周波数分解能も1/10になる」の考えは半分正しく、半分は正しくない。
プリスケーラはこの場合、平均化器として働く。周波数は1/10になるが、分解能はジッタやソースの変動分が除去され、より真値に近づける。つまり分解能を上げる働きをする。
ただしこれはプリスケーラそのものの話ね。
最終段のFPGAは、周波数が下がればカウント数も減り、その分の分解能は悪くなるのはそのとおり。
つまりはバランスも、分解能を確保する設計ポイント 検索してみるとGPS同期PLLならそう苦労せずに数ppbを達成できるっぽいね
GPS同期機能を持つ周波数カウンターも存在するようだ
8桁くらいまでなら分周なしで1Hzまで測るのも難しくないんじゃないかな なにを勘違いしてんだ?
ロリータファッションと聞いた事があると思うが、「少女・幼女」を意味する俗語でエッチな意味は無い つまり>>417はそういう目で少女・幼女を見ているということ 高周波の話じゃなくてすまんけど初心者質問スレでPLL云々聞いても身のある回答が得られるとは思えないので・・・
低周波用PLL(とりあえず〜数百kHz)の位相比較器やループフィルタにマイコンを使った実装ってありうるのかな?
超狭帯域のフィルタの実装について調べるとデジタルフィルタが適していると出てくるし >>423
ソフトが絡むならあり得ねないかな。そりゃ~数百kHzなら演算でフィルタは作れそうだけどさ。
そんな事するより、マイコン内部のPLL回路の活用とか、専用ICを使うとか、そっちが早いよ。趣味で作るのを除いて。
ディスクリートでPLL組んだのはかなり前でほぼ忘れているけど、
> 超狭帯域のフィルタの実装
PLLのループフィルタで重要なのは位相特性。狭帯域とかあんま関係ないはず。
ここを間違えると系が発振してロックしなくなる。それをソフトで組んで出来るか? は理屈的には出来るし実際デジタル電源では実現している。
ただPLLだと、割とチャレンジになると思うな >>423
30年ほど前ディジタルPLL制御の共振形インバータのシミュレーションはうまくいった
10年ほど前,それをPICで作ったら動いた(周波数20kHz程度) >>425
ちなみに位相と周波数の検出はどのようなアルゴリズムで行いました? >>430
電圧信号はPIC出力そのまま,共振回路電流のゼロクロスと比較して位相の進み・遅れで周波数を上下させてた
周波数の設定はカウンタを使った簡単なもの >>431
>共振回路電流のゼロクロスと比較して
そこんとこもうちょっと詳しく
ゼロクロスの検出ってコンパレータで判定して割込み入力?ADCで波形を取り込んで信号処理? >>432
ID変わってますが431です
電流のゼロクロス検出はCT(カレントトランス)で絶縁して外付けのコンパレータにて,ADCは使ってまへん あえてここで聞いてみる
フルスペックのUSB type-Cケーブルで長い製品は著名なブランドから出ていない気がする
具体的には20Gbps以上対応かつ5Aを流せて1m越えの物
単に需要の問題?それとも高周波特性的に1m越えは難しいのか? >>434
USB認証試験にパス出来なく、有名ブランドではリリース出来ないとか? >>433
遅くなった。ありがと。となると時間分解能は割込み応答周期ということかな? >>436
信号生成用カウンタのクロック周期と同じことかな 周波数カウンターとかの数百MHzが通る伝送路の過電圧保護や過電力保護って普通どうやるのかな
周波数が低ければ抵抗+ダイオードクランプとかで保護できるけど周波数が上がるとそうはいかないよね >>438
基本は変わらず抵抗+ダイオード、ただし容量に注意する
低容量TVSダイオードもありだけど、燃える時は燃えるからしゃーない
(バリスタが強い印象だけど、バリスタは回数制限があるし) >>438
思い出して…こういう時はTIのリファレンス・デザインが参考になる。
TIDA-00826: 50Ω、2GHz オシロスコープ・フロント・エンド、リファレンス・デザイン
www.ti.com/tool/ja-jp/TIDA-00826
Schematic — TIDA-00826
www.ti.com/jp/lit/df/tidrjw1/tidrjw1.pdf?ts=1701584827198
これ見るとオンセミのMMBD352WT1Gで保護しているね。容量は1pF、まぁ同軸ケーブルのほうが容量もつからアリか。
もう一つ、
オシロスコープおよびデジタイザ: 製品とリファレンス・デザイン
www.ti.com/solution/ja-jp/oscilloscopes-digitizers
このページで「Input protection」を選択するとTVSダイオードが案内されるね。 SSのUSBでも保護用デバイスがあるので、Digikeyをあたってみるといいとおもう。 他のスレで聞いてみたのですが、過疎で回答得られなかったのでここに来ました。
MPU+DDR3SDRAM、LVDSなどの高速パラレル通信のアートワーク設計、基板設計について教えてください。
データバス16bit幅以上で実装してみたいのですがこの辺りは初心者です。
マイクロストリップラインや、等長での接続を書籍で読みました。
一番重要な要素は多層での電源、GND、信号の分離だと思いました。
4層基板では電源や信号がどうしても同じ層に混在してしまい狙った信号の帯域で動くはずもなく、
DDR3なら少なくとも6層基板でないと信号の同期は取れない?ことをなんとなく理解しました。
反射を抑えるダンピング抵抗が無い基板もあるのでマイクロストリップラインなどが有効なのか?
DDR3のレジスタで抵抗値を設定できた?のでそれで反射を回避してるからアートワークを省略できる?
といった程度の知識です。
質問内容は、
200Mhz~900Mhzのパラレル信号同期に必要なアートワーク設計で優先度の高い要素を教えてほしいです。
実装面積の制限によっては省略せざるを得ない場合があったとして、手を抜いてもさほど影響しない要素がありますか?
6層基板何度か作ってみればカンはおのずと身につくと思いましたが、JLCPCBでも3万円くらいかかるので
聞いてみよう!と >>442
経験はそんなに無いですが、
>200Mhz〜900Mhzのパラレル信号同期に必要なアートワーク設計で優先度の高い要素
パラレルですので全bitの同時性が必要ですので、
・反射を抑えること
・時間差をなくすこと
をすべきだと思います。
・反射を抑えること
反射があると、波形が暴れて2度打ち3度打ちになったり
定在波で線路位置によって電圧波高が違ってしまう
線路のインピーダンスを均一にすることによって解決します。
・時間差をなくすこと
高速パラレルの難しいところは、コレだと思う。
等長配線にして解決します。
反射の無い電線路を同じ長さにすれば、打ち抜いたときデータは揃います。
いろいろなノウハウがあるようですが、結局全bitのS11を均一にすれば良いです。
それを実現するために、様々なテクニックがあるのだと思います。
別の言い方をすると、全bitのS11を均一にできるなら、基板層数は何層でも良いです。
4層でもできますが、インピーダンス線路ばっかりになって電源や信号接続ができないので、
結局層数を増やすことになります。 >>442
AW以前の問題として、DDR3はフライングバイトポロジだと知ってる?
あと、ライトレベリングやリードレベリングがある事を知ってるかな?
まずここを抑えないと話が始まらないよ >>444の続き
この3つの次に大事なのはDQS信号。
てな訳でこの4つをマスターしたとするw
> DDR3のレジスタで抵抗値を設定できた?
フライバイトポロジで配線する制御信号は基板上の終端抵抗を配する。
データ信号は信号の向きが変わるが、一番遠いチップ上のODTで終端する。(向きが変わる度にODTがオンオフする) >>445の続き
てな訳でODTもマスターしたとするw
手を抜いてもさほど影響しない要素、なんだろ?手を抜くと動作不能のしっぺ返しがあるからなぁ~
少なくとも層構成表がしっかりしていて、設計ルールもキチっとしていればプリ/ポストシミュレーションを省いても動きそう…(俺なら)
> 一番重要な要素は多層での電源、GND、信号の分離だと思いました。
俺、今はDDR4を設計中なんだが、DDR3も10層とか12層で6層基板は経験が無い(^-^;
んな時は先人達の知恵を借りるのが一番!
TIのAM335xを搭載したBeagleBone Black、こいつはDDR3を6層基板に載せた良い事例。
見ると、
L1 信号
L2 グランド
L3 信号
L4 (なし)
L5 電源
L6 信号
で配線してるね。
電源はAC的なグランドだからOK
問題はL3層でこれ、上下非対称のストリップラインだね(名前を忘れた)
このL3層の層構成がポイントだね >>446のおまけ
P板.comを見ると信号3層で電源/GNDが3層の層構成表があったよ、これでいいやん。
てな訳で準備は整った。設計を始めてくれw
注意点としてはFWでリード/ライトレベリングを忘れない事。
かつ、基板はリード/ライトレベリングが効く範囲に遅延時間を揃える事。
がんばれー >>443
一番大事なのはインピーダンスを狙った通りコントロールできる技量、ノウハウですね。
カットトライができない以上、理論をもっと勉強してみます。
ありがとうございます。
>>444
フライングバイトポロジ、レベリングどれも押さえてないです・・・
ここから勉強しなおしてきます。
>>445
終端抵抗は遠い所へパッド配置して、カットトライで調整していこうかな、って考えてます。
ダイレクトに接続したいと思っていましたが、今の技量で終端抵抗を省略なんてできそうにありませんね。
>>446
BeagleBone Blackはガーバー眺めてました。
単純に見えて、ノウハウつまってんだろうなL3層が肝ですねわかりました。
>>447
貴重な注意ポイントの情報ありがとうございました。
聞いてよかった厳しい現実、ほぼゼロ地点からの出発だと思います。
いつか高周波を理解できるよう頑張ります。 >>448
ここのサイトで実際に数値を入れてマイクロストリップラインの幅がどの位だとインピーダンスがどうの
って雰囲気を見てみると良いよ
ttp://www17.plala.or.jp/i-lab/tool/tool.htm >>449
ありがとう、見てみます
一つ一つ理解せねば >>448
> 聞いてよかった厳しい現実
うん。手を抜けるとこあるかな~と考えて思い付かなかった(^-^;
それでもDDR3はDDR2に比べ高速になっている分、基板設計を楽にする工夫が随所に施されてて、これを設計した人は天才だなぁ~と当時オモタ >>448
思い出してもう一つおまけ
DDR3はマイクロンの解説が一番わかり易い、英文だけどねぇ〜
TN-41-13: DDR3 Point-to-Point Design Support
www.micron.com/-/media/client/global/documents/products/technical-note/dram/tn4113_ddr3_point_to_point_design.pdf
もし英語が苦手ならWordでpdfを開き、校閲の中の翻訳ボタンを押せばあら不思議、全文が日本語訳された解説書が目の前にw >>440
そのSBDはPD0.2Wくらいだし保護抵抗なしだと燃えそうだけど大丈夫なのかな
あとデータシートを見ても作動時間とか書いていないけど5V/100MHzとかでもクランプしてくれるんだろうか >>453
その保護回路は、慢性的に範囲を超える信号を許容してないと思う。
時間的には人体モデルとかの静電気放電ぐらいでは。 >>442
いちばん大事なのはベタGNDにして配線が(長い)スリットをまたがないようにすること、かな。
業務ならルールチェッカで管理できるけど、個人だとそうはいかない(よね?)
最低限ここは守る前提でその他への配慮が始まる
何を今更と言われるかもしれないが、未だに一点アースがどうこう言っておかしな具合にGNDを切り刻もうとする奴はいるからな >>453
> 5V/100MHzとかでも
アンテナへの送信電力か?18dBmも突っ込んだらどんな計測器でも持たんわw >>456
5V/100MHzは極端かもしれないけど5V系の回路や電源に触れただけで壊れたり性能劣化するような
フロントエンドは使いにくいしそのくらいは耐えてほしい >>457
あまり無茶言いなさんな。
落雷・静電気・誘導ノイズ等々の自然現象なら、定量化とIECで規格化がなされなんとかなる。
ただね、人為的ミスによるダメージにはおのずと限度があって、例えばAC100Vでも壊れるなとか、AC200Vでも耐えろとか、性能と耐性とのトレードオフにどうしてもなる。
その例の5V/100MHzなら、まぁクリッピングダイオードで電源に逃がすしかないわな。
あるいはダイオードの直列接続で電圧を制限するか(TVS Diが10ns周期に反応するとは思えん)
どちらにせよ、限界を越えたら燃えるw >>458
帯域が100MHz〜200MHzくらいのエントリーデジタルオシロだって余裕で耐えるけど無茶なことなのか? >>461
そのエントリーオシロを分解して対策方法を>>438に解説してやってくれ >>461
>>440-458の話は、50Ω入力の回路が前提で、入力コネクタからクランプダイオードまでの間に直列抵抗を挟んでいない。
一方で、比較的低廉なオシロスコープは、1MΩ入力だし、入力から保護回路までにいくらかの抵抗を挟むことができる。
なので、一緒に考えることはできないと思う。
ただ、50Ω入力を兼ね備えているものでも、1MΩに並列で50Ωになるような抵抗を付け加えるようになっているものが
多いのではないかと思う。>>440のような50Ω入力前提なのは、一般的なオシロとは違うものではないかと思った。 円偏波って、電界と磁界の合成ベクトルが
時間と共にグルグル回転しているのでしょうか? >>465
ググっても、数式だらけでわからないんです。
電界と磁界の合成ベクトルが何を表すのかわかりません.
電力は電圧と電流の積だと思うので
電力ではないですよね。 ポインティングベクトルのこと?昔は、ポインチングベクトルと書かれていたが。
[V/m]*[A/m]=[W/m2] >>467
なるほど、平米あたりの電力になるんだ。
ボルトパーメーターは電界、
Aパーメーターの方は磁界。 電界と磁界の合成ベクトルってなんのこと?
円偏波の前に直線偏波で電界と磁界がどうなってるか調べてみた? >>469
電界と磁界は直交だと思います。
位相差は0度だと思います >>471
466かな?
その2つがわかっているなら、「電界と磁界の合成ベクトル」なる謎表現は変な勘違いしてるか表現方法を知らんかだから、一旦忘れよう。
電界のベクトルと磁界のベクトルを合成したりは特にしないので まず、電界と磁界は直交していて、位相差はない。
また、自由空間で遠方界または平面波という条件で考えると、電界と磁界の大きさは空間インピーダンスの比率で一対一の対応関係になる。
2つの成分の向きと値の対応が常に単純に得られるので、電磁波の成分は電界だけ(または磁界だけ)分かれば十分である。
故に、円偏波を考えるときは、磁界のことは忘れよう。電界だけ考えればそれで事足りるのだ という前提において、ある直線偏波(x軸方向に振動する成分のみを有する)がz軸方向に進行しているとする(Exとする)。
それと同じくz軸方向に進行するが電界の振動面がy軸方向の波、Eyを考える。
そうすると、2つの電磁波ExとEyが重なり合って出来上がる全体の電磁波は、ExのベクトルとEyのベクトルの合成となる。
簡単のために同振幅としておこう。
仮に同位相なら、ExとEyの2つの直線偏波はy=xの45°方向で振幅√2倍な直線偏波になってしまう で、Exに対してEyが90°遅れる位相差付きで励振した場合を考える。
そうすると初期値でEx=1、Ey=0からはじまり、時間とともにExが徐々に小さくなるにつれてEyが大きくなる。途中Ex=Ey=1/√2を経由してEx=0、Ey=1という具合に、いつでもExとEyの合成ベクトルの振幅は1で、その向きがクルクル回る。
これが円偏波だ まぁ「電磁波の2つの成分の合成」じゃなくて、「2つの直線偏波の合成」ってことね。
これでどうかな? >>473〜477
わかりやすい説明ありがとうございます。
Ex, Eyの位相差ゼロの場合は、45°の斜め方向に変化するのはイメージできます。
位相が少しズレるとそれに見合った合成方向が回転するのも、
なんとなくイメージできます。-位相だと回転方向が反対になるのもイメージできます。
どうもありがとうございます。
電界Exの直角には、お相手の電磁波Hv(?)があるのに、Eyが登場する理由がわかりません。
すみません。 2つの送信機からの電波でEx Eyを、アンテナの放射器の位置を物理的にずらすとか ダイポールを2個直角に交差させて位相をずらして給電するイメージ? 導波器がバネみたいな八木アンテナって、円偏波用なんだろうか? ダイポールアンテナをモータで回す。
いや、衛星自体がクルクル回転している。 毎秒100億回で回転させても壊れないように作ればOKだな >>479
「2つのベクトルの合成でクルクル回すことが出来る」のはおkと。
「相手のHv」と言うのが変なこだわりだね。
「ExとHy」のセットで一つの直線偏波たる電磁波なの。
これに「EyとHx」のセットでもう一つの直線偏波を用意するの。
二つの直線偏波を用意して、これを合成しようと言う話なんだ。
Exで電磁波一つ、Hy(Hv)でもう一つ、じゃないんだよ。 >>481
クロスダイポールだね。
(原理的には)最も簡単でそのまま円偏波をダイレクトに実現するアンテナだ。
電磁界シミュレータで円偏波アンテナやるなら、最初にコレ作って動作確認しておくような基本アンテナ 電離層を通過する際にファラデー回転で偏波方向が変わるし、衛星の姿勢が変わると
同じことが起きるから、衛星通信には円偏波を使うことが多い。
円偏波アンテナにはヘリカルアンテナ、QFHアンテナなんて言うのもあるね ダブルバランスドミキサは入力信号が出力に現れないという解説を見るけど
このミキサをSDRダイレクトコンバージョンレシーバの直交ミキサに使用すると
通常は後段に配置されるローパスフィルタが不要になるってこと? NanoVNA-H4を買ったんでググりながらいじってみたけどなんか変・・・
っと思ったら描画される線の色がググって出てくる情報と違う気がする しばらく弄ってるとなんとなくわかるようになるからがんばれ
俺はやっとパーツの特性なんとなく見れるようになってきた >>492
pull のほうは
Used * No longer available for export
Used Very Clean * No longer available for export
nosのほうは
New Old Stock * no longer available for export
NOS New Old Stockの略 製造終了しているが、未開封未使用で積んであった部品。日本の真空管屋でも目にする
Pull いちど機器に組み込まれたのち、取り外された部品 と思われる
参考
https://superuser.com/questions/44916/what-does-the-condition-new-pull-mean >>493
ありがとうございました。よく分かりました。
Pullは、引っ張り出す、のpullですね。イメージが湧きました。
どうもありがとうございました。 NOSは、NOT OPEN SHIELD だと思っていたけど方言だったのね 712 名無し草[sage] 投稿日:2014/12/22(月) 02:06:28.09
菊里高校の生徒にあっちに行けないこと
下痢ぞーはその辺の線引き分からんな ISUも金メダルの選手のただのタバコ写真じゃなくない?
ほーらプレイド下がってきた 破産献金や霊感販売はそもそも間違ってるんちゃうん?
よかっただろうけどな
一般的に悪い年になる為にふつうのこと? スペアナで教えてください。
HP8594Eなんですが、
入力コネクタに 0V DC max 9kHz〜2.9GHz と書かれていますので、
5VDCとかの直流信号はダメなのはわかります。
では9kHzの信号の場合で、0.5V中心で振れた信号(0.5Vズレた信号)も、
やはりだめでしょうか?
Cで結合すれば良いことは知っています。 0503
ダメです
入力回路のダイオードミキサーがアンバランスになります >>504
ありがとうございます。
なるほど納得です。素直にCで切ることにします。
ありがとうございました。