【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #24 [無断転載禁止]©2ch.net
レス数が900を超えています。1000を超えると表示できなくなるよ。
マクロで見れば永遠にニッチなのは当たり前だけど、
ミクロで見れば過渡期のアルゴリズムを扱う事が多いならFPGAが主流にだってなるだろ。
AIなんて良い例だ >FPGAとCPUのスピード比較ってないかな
比較にならんので比較するまでもないだろ。
それより最高速、最新のFPGAでMAXどのくらいのクロックで動かせる? カップ麺の製造スピードと、クルマのスピードを比較しても仕方がない。 >設計によるとしか
デバイス性能を聴いてるのだから設計にはよらんと思うが、、、
「まあ500Mhzも出せんだろ」くらいにしか思っていないのでそんなに期待してるわけでもないが、、 >>836
何を動かすかによってスピード変わりますやん。
単純なレジスタ1個のトグルスピードを知ったって意味ないと思うし。 CPUが早いならソフト開発までで終わってオマンマ食い上げじゃ。 Clock Tree Performance for Stratix 10 Devices
Programmable clock routing 1,100 MHz
>>836
良い線言ってると思うな
実際、意味の有る回路組んだら、せいぜい この 1/3 ぐらいだろ もう何年も速いデバイスは触っていないが、Ghzまで進歩したのか。凄いなとは思うがCPUが速すぎて
やっぱり見劣りするな。 >>840
CPUじゃ同時計算、最大でもスレッド数が上限だがFPGAではゲート数内で幾らでも増やせる ありきたりだが、アプリケーション次第としか言えんよな でも10コアが普通に3.3Ghzで動くからな。1.1G換算なら30コアだからなー。でも実質となると
さらに3倍くらいだとすると、90コアだな。
CPUとそれに匹敵するには機能てきにはCPU90コア分くらいと同等のロジックがFPGAに入るかってことになるが
どうなんだろう? 既存CPUまたは、既存CPUでやっていることをFPGAで置き換えようとするような比較をすることが無理があると思うんだけど。
確かに、そういう用途も出てきてはいるけれど。 >>841
スレッド数っていうか、コア数ね。
まあ用途によるとしか。 >>843
さすがにそれはむりじゃね?
それができたらCPUはFPGAで組めばいいことになる FPGAってのはロジック部より配線部の無駄が多いICだよ。
使うか使わないか分からない結線を一杯用意しておかないと
ユーザが組みたいロジックが接続できなくなる。
それでもFPGAがASICを置き換える事が出来るのは、
イニシャルコストが小さい事とTATが短い事がASICには無理だからでしょ。 論理修正もバカ高いマスク費かからんしな。
心臓に良い。 大昔は〜10枚セットで1千万くらい。ちょっと前、聞いたのは24、5枚で4億強
自分が最後にASICやってたのは1億くらい。 そういやミニマルファブは順調なのかな
ASICの直描は不発だったがレチクル屋に縛られるのもなぁ 素人というかは微妙だけど物理屋さんが自分らで計測器つくるのにASIC作ってるのは聞いたことがある うちの会社の素人さん達が数百万円でASICを作れるなどとアホな事言って、俺に開発を丸投げしようとしやがる。誰か俺の代わりにぶん殴ってやってくれ。 設計ソフトやらIPやらで製造以外のほうが金掛かりそう
外に見積もり出してみてプロですら手こずるってことを示す? オレは元々ASIC屋で彼らもそれは知ってるはずなんだが、そんな金額では作れないと何度言っても、お前がヤル気が無いだけだろうと言われてしまう。
彼らは仕様もまともに検討せずに、ASICを作れば良いものが出来ると言って作ることが目的になっている。それで自分は有用な提案をした気になってるから頭にくる。
上にいるのは口先だけのご機嫌取りばかりなので、今の会社は半分諦めてる。良い会社あったら教えてくれw 最近の事情は知らないけど、
プロセスにも依存するがシャトル使えば数百万で作れるんじゃないかな。
ただ、TATは長いし、ちょっと間違えたって言うとまた同じ費用が必要。
徹底的にシミュレーションでバグつぶさないと
OTPのマイコンどころじゃない屍が溜まるぞ。 そいつらの言ってるASICってFPGAのマスク版ではなくて? "プロセスにもよる" ってんだから、30年くらい前のものとか
或いは、インターポーザーとか
数百万で出来るったら、せいぜいその程度の物
マトモナASICのマスク費用なら、 おおよそ>>856 言ってる通り
だが、そのマスク費用より、量産後のバグの方が遥かに深刻
不安で夜も眠れなくなるよ >>868
今頃ソフトのライセンスとか書き込み機でシェアを取ろうと考えてるんだろうなぁ……。
ソフト無償位はしてもらわないと特殊用途向けだけで儲かりはせんだろうね。 0.35μのG/Aとかなら安いんじゃね
RAM必要とかだとG/Aじゃアレだが
バグは設計した部分は案外大丈夫なんだけどIPで化かされるとなぁ 瞬発力が必要なんでクロック上げる必要があるけど
必要なのは1秒のうちの0.2秒ぐらいなんだけど
NIOSで組込みマイコンの様にCPUが暇なときに
クロック落としたり止めたりできないのかな。 >>871
クロック落としたり、止めたりすればいいんじゃね
もまえ、アボガド >>871
「NIOS クロックの動的制御」でググると何か見つかるかも ハードで制御するもんなの?
sleep すればいいんじゃない。 FPGAマスク版ってFPGAの性能100パーセント保証って認識でok? tpd からなにから同じだと謳ってますが、使った事ないので実際どうかわかりません。 ストラテックスのDSP物理コア付きの開発評価ボードって今安いのでいくらで買える?
あと、IPだけを提供してる会社はどこが良いかね?個人レベルで買えるところが良い。論理合成は自分でやる前提で。
久しく遠ざかってました。 >>879
MAX? できればストラテックスがいいのだけど。 釣りだと思うけど、Terasic あたりで好きなの買えば? >>881
何で釣りなん?こんな釣りして何のメリットが?w
秋月のキットってザイリンクスの奴か?これDSPとは書いていながらFLOPSか何かもわからん。
GPGPUだと高性能だと、10TFLOPSとかじゃん、このレベルを出せるのはストラテックスしかないんじゃ?
まあ、ストラテックスは極端かもだが、めいいっぱいGPGPU IPコアおてんこ盛り&浮動小数点数演算を物理DSPで計算させたら結構凄いのができないかな?って妄想はしてるんだ。
ストラテックス評価ボード80万円位?
28nmやら14nmプロセスってなんだよ。。。
俺は360nmしか知らねーよ。 >>879
>>>878
>秋月電子で1万円ぐらい
de0-nano-soc 物理DSP ってのは、ただの浮動小数点演算か?
お前にはこれで十分だろ "ストラテックス" ってなんだ?
もしかして、 Stratix の事か 違うよな >>884
まあね、多分じゅうぶんだとは思う。
ベリログもう忘れちまったなぁ。。。
知らないのもあるし。
>>885
当時は皆そう呼んでた。 浮動小数点演算なら、Stratix より Arria10 だな
安めの中古車くらいの金額で評価ボード売ってるよ >>887
それが現実的かなぁ。
ゲート数もミドルエンドで有りながらそこそこあるし。いまのところ検証ツールも何も持ってないお。
ところで、言語設計者が人手不足過ぎないか?ホビーを中心としたコピペ似非ロジック設計者で開発営業マンの漏れにも、仕事の依頼がきて困ってるのだが。
誰かやってやれ プログラマを連れてきてCで書けば回路にしてるれるんだろ。
な、Xilinx さんよ。 >>889
派遣会社通さないで月100万円払うならやってやってもいいぞ
派遣会社通すなら月200万円な
嫌なら自分でヤレヤレ >>892
フリランさんでも100なら出すんじゃないかね?某画像処理関係。
もちろん一人で全部やるわけじゃないけどね。ASIC前提だから中身は重たいよ多分。 cyclone10はスレ的にどうなのよ
いろいろFPGAがあるけど個人でdeeplearningの量子化ってのをやりたいんだけど
選定方法とか少し教えてくれない。なるだけ安い奴。 >>896
FPGAの選定が出来ない時点でお前には出来ないで、下請けに丸投げするのがとどのつまりだから安心しな >>896
ゲート数、RAMブロック数、ペリフェラル、値段 特別なハードウェアが必要でない限りはどのFPGAも本質的に同じだから出来ることと性能に大きな違いはない Intel modelsim に xilinxライブラリ読ませたら幸せになったw >>868
お得意の人工衛星・航空宇宙用以外にも、軍用とか原子炉制御とか、放射線の問題がある使途はたくさんあるから、数は捌けないけど異常に高い値段で売れるかもね。 放射線といえばXのウルトラスケールに使われてるFinFET技術は構造上放射線にすこぶる強いと聞いたことがある Actelジャナイと!ダメだろ放射線は
クソ遅いけど いにしえのアンチヒューズ型FPGAかいくらかは強いと評判のフラッシュ型か
それはともかく今はマイクロセミじゃなかったっけ 作ったらその後弄らない前提ならクイックロジックが速かったなぉ。
今はどうなんだろ? >>906
ミスったチップがどんどん溜まるクイックロジック。
プログラミング中にミスに気づくことしばしば。 ちゃんとシュミレーターでデバッグせえや。勿体無い。 シミュレーションを十分やったはずなのにたまに発生
さすがにいつでもってわけじゃないが長くやってれば溜まってくる
溜めといても何かに使えるわけじゃないからさっさと捨ててしまえばいいんだが邪魔になる程の量でもないから記念品みたいに残ってる いいアイデアだけどキーホルダーがたまっていきそう・・・
ああ、邪魔になったら捨てればいいのか 昔の紙テープみたいに駄菓子屋に卸す?
でも、今時の子供だと書き損ないチップなんぞ遊び道具にならんか。 趣味リフローの練習用チップとしてどうかな?
専用ボードとセットで
もっとも、ちゃんと付いたかどうか、どうやって確認するか?って
問題があるけどw >>914
端子と基板をテスターで繋ぐ。
QFPは手付けするのが職人ってもんさ。
付けるより外す方がテクニック必要だけどね。 >>913
紙テープなら読んで「怪獣が荻原公園に出ました」って遊べるけどチップじゃあそべないよな うちのガキが小学生の頃、ジャンク箱から見つけた❗DIPのICをセロテープで10個ぐらい数珠繋ぎにして電車ごっこしてた
コードで軌道、ケミコンやリレーをよく分からない施設、建物にしてジオラマのつもりだったらしい。
写真撮っとけば良かったと今思うが、当時は発見した妻の箒であっという間に消滅してしまった。
子供は空想力で何でも遊びに出来るんだよな、裏山すぃい。 国産量子コンピュータ、FPGAが入っててるもんで、なにやら研究者たちが騒いでるな あれは量子コンピュータとは呼べないとか、
FPGAだけで作った方がもっと安くて安定したのができるとか。 >>920
最近文科省が押すものにアヤシイものが多い。
GYOUKOUとかエセ量子とか。
こんな形でガラパゴス山のエセ大将やってていいのか? 巡回セールスマン問題用のfpga(asicのほうが近いか?)を考えてみたんだけど、
もしアイデア自体に問題がなく、
巡回セールスマン問題をかなり高速で解けたとして、
需要ある? ランクが下がれば需要がある。ランクが下がらないなら世界のどこかに既にある。 概要:添付の図(https://imgur.com/a/tiPiJ)のような樹形図回路を用意、
分岐をある地点からの選択肢とする。
また、地点と地点の間は距離に見合った(比例した値の)抵抗を置く。
そして中心から電気を流し、末端に流れる電流量の最大を測定するなり、
アナログ的に比較するなりして最大値を求める。
これを地点数の分だけ繰り返し、それぞれの最大値を取った経路のみをパソコンで演算すれば
格段に演算量が少なくなる。
原理:アナログ回路を上記のように組めば、電気が伝わる速さで結果が出せる。
(抵抗値の合計が最も少ない経路に、最も多くの電流が流れるため、演算の必要なし。)
ただし、とても多くの可変抵抗を組み込んだ専用回路を必要とする。
可変抵抗数は簡単な計算の結果、総当たりに必要なパターン数の約三倍くらい必要な模様。 利点と問題点:
概要に記載したようにすると、パソコンによる地点数ぶんの演算は必要だが、
初めから全パターンを探索も可能。
(ただし、完全なる逆走パターンも同じ値をとるため、その検出が面倒かと思った。
また、可変抵抗数はさらに「×地点数」という量が必要になる。)
メモリ領域へのアクセス数が明らかに減る。
現在のパソコンだと、
1.メモリからの読み込み
2.cpuの演算
3.メモリへ演算結果の書き込み
という工程が必要だが、
このfpga的なものだと
1.メモリへのアクセス
だけで終わる。
また抵抗値の値のパターンは「地点数C2(2は小文字)=地点数×(地点数-1)/2」パターンしかないので、
かなり前の世代のcpuのキャッシュ領域ですら保存できる可能性が高い。
(もちろん地点数をあほみたいに増やせばあふれるけど)
つまり高速アクセスが可能。
ここから先はキャッシュ領域やバス幅を増やせば加速度的に早くなるけど、割愛。 レス数が900を超えています。1000を超えると表示できなくなるよ。