【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #24 [無断転載禁止]©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
>>748 言葉のアヤみたいなところにつっこんでも荒れるだけです。 テクニカルな部分で意思疎通ができてれば良いのですが。 元質問は >たった2本のLVDSのために、1つのバンクが全部LVDSになって、 >LVCMOSは使えなくなってしまうのでしょうか? となっていて、バンク全体がLVDSになるのではないかと心配しています。 それに対して、>>747 は ・全体がLVDSにならない。 ・バンクごとに電圧が変わるだけ。 ・LVDSが使えるようにしたバンクでもLVCMOS25なら使える と適切な解説をしているように見えます。 さまざまなI/Oを使えるようにしているから、 使うI/Oの種類によってI/O電源かえる必要がある。 これはFPGAに限らずASICだって何だって一緒。 (レギュレータ内蔵しているようなものなら単電源もあるけど。) ↓ここでいうと。 http://www.altima.jp/column/fpga_edison/io_std.html 表中のVCCIOが同じものは同じバンクで使用できるが、 異なるものはバンクを分けて、 それぞれのバンクのVCCIOに指定の電圧の電源を入れる必要がある。 ついでに、入力ならIO電圧は関係ないことも多い きっちり把握してないが、LVCMOS入力ならIO電圧は何でも良かったような気がする あとはデータシート見れ >>751 の訂正です。 すみませんでした。 Spartan6はLVDS_33のサポートがありますので、 必要なLVDSが3.3Vで、VCCOを3.3Vにしておけば、LVCMOS33出力も同一バンクでできますね。 ここしばらく取り組んでいたLVDSが2.5Vだったので、つい、頭の中が、LVDS = 2.5V以下 みたいなふうになっていました。 LVDS33なんてあるんだな 2.5か1.8だと思ってたわ まあ、相手がいないから同じFPGAとしかせつぞくできないかもね LVDSって、SelectIO 部分で、1つの信号を非反転Buffer 反転Bufferに入れて Skew調整しただけじゃないの? >>757 出力バッファーに、アナログオペアンプ回路ぐらいあるんでね? オペアンプは、いらんだろうが、 Low Voltageなんだから、電圧を下げなきゃいかんのじゃないか。 LVDSのドライバって俺が知ってるのはこんなのだよ。 VCCの電圧にかかわらず、差動電圧は350mVになる。 FPGAの中で、これじゃない実装になっているかどうかは知らない。 >>757 alteraの話だけど(たぶんXiとかも同じじゃないかな)、 単なるLDVS指定はちゃんと差動バッファ使ってる。 LVDS_3Rとかはそんな感じらしいね。 >>768 面白いな。 ただ、原理的にTrの使用効率が悪そうだな。 >>773 サンクス >>772 コストはFPGAの10分の1以下って主張してるね そりゃ今はしょうがないべ 売りたきゃ自分らで頑張って作るか、 仕様をオープンにしてサードパーティー巻き込むかしかない ブロックRAMへステートマシンをインプリメントするってヤツみたいなもん? 論理合成に時間かかったんじゃないかな 今は知らんけど > MRLDの回路構成はニューラルネットとも相性が良いことから、今後は人工知能(AI)の用途も狙っていく。 確かに、信号のやりとりが近場のヤツとだけで済むような用途には向いてそうだな メリット出せるのは、そういった類の特定用途だけそう んでも、この手の市場が今後デカくなるってなら 意味有るアプローチだな 新しい技術とは? 古い技術がベースでない技術とは? これに対抗してFPGAの値段が下がってくれるとこっちはおいしい xilinxから手鏡を貰ったのだが、おっさんしかいない職場に手鏡を配ったって使わんやろ…… FPGAを淘汰できるくらい使いやすいデバイスだと俺はおいしい >>790 そんな夢のデバイスなら誰でもおいしいやろ altera de10-nanoについて教えて頂きたいです ボードとUSB Ethernet接続をして、ウェブサーバーのチュートリアルページを10分くらい開いていたらFPGAが異常に発熱していました 時間を置いて接続し直しても異常に発熱します これはよくある事なのでしょうか? >>792 そもそもそのFPGAは何をしているんだい? USB-Ethernet変換器? FPGAにWebの動画を再生させていたってことか? de nanoは本体のromにマニュアルとLinux保存されてて、USB Ethernet経由でそいつにアクセスできるみたいな仕組みだったはず へーそうなんだー ということはボードは動画を転送しているだけで、再生してるのはパソコンか なんで発熱するんだろ Linux回すとかなリ食うらしい ヒートシンク&ファン何も無しなら、Pi3でもmake -j4 であっという間に70℃超えるから そんなもんでしょうな 更にGPU無しなら描画廻りは全てCPU負担。 フルで回りっぱなしならそんなモンじゃない ヒートシンク&ファンでも付けるか、ssh程度で我慢するか、FPGA部分のみ使うか・・・ そんな処だな。 ぶっちゃけ言うと内蔵ARM 大した価値無い。 個人的にはssh程度で十分なんだけど、GUIあった方が新規増えるかもな Vivadoで訳あってBRAMを使わずにSliceのリソースだけで実装したいのですが、Synthesis Setting で-max_bram 0 にしてもわずかに消費してしまいます。 BRAMの使用を強制的に無効にする方法ないですか? ちなみに現在下記のようなWarningが出ています。 [Synth 8-3323] Resources of type BRAM have been overutilized. Used = 6, Available = 0. Use report_utilization command for details. >>802 回路関係無しに、何かしらに使われちゃうのかね やり方は合ってそうだけど >>802 場所を特定して (* ram_style = "distributed" *) 初心者なんだが昔に買ったDE0+Quartusで勉強してみたい 目的はデジタル回路の理解とFPGAを使ってみたい程度のレベル DE0の後継でCVとか出てきてるんだが、このぐらいの用途ならDE0でも問題ないのかな? >>806 全然問題ないよ。LEの数が少ないけど、一通りペリフェラルついててちょうどいい >>807 レスありがとう!安心しました。 HDLとか設計も未経験なので本をなぞりながら勉強しようかなと デジタル回路はストップウォッチの動作をなんとか追える程度の学生レベル なので焦らず自分のペースでやってみますわ DE0でも十分、8bitパソコン一台収まる位の規模までいける >>809 ありがとー! quartus2のインストールとボードの動作確認まで完了したよ ボード付属のCQ出版の本読みながら頑張るよ >>810 健闘を祈る。そして日本を担う技術者になってくれ >>811 俺そんなに若くないから無理w おっさんの趣味と思ってくれ CPUコアから自作モジュール(Verilog)を呼び出して実行するのってどうやるのが一般的なんですか? AXIはVerilogで実装するのが面倒なので、Dual-Port BRAMを挟んで、0番地の0ビット目で実行開始を指示しています 自分でFPGAのボード買おうと思うんだけどPapilio Pro LX9ってやつがいいの? 1〜2万円台で買えるFPGAボードで流行とかおすすめあったら教えてください。宜しくお願いします。 超初心者なんで参考書とかもあったら合わせて教えてもらえると有難いです。 それググれずに開発時のトラブルが解決できるだろうか >>817 貴重な情報をありがとうございます。 APBスレーブとして動作する適当なモジュールを自作してみたのですが、 なんかAXI to APBブリッジとの接続トラブルっぽいのが起きたので、 しばらくエラーと格闘します… >>816 まぁPapillioで良いんじゃないか? CPU付きに興味あるならZYBO(秋月のライセンス付き)でも MAX10 論理合成と、クロックのスキュー少し悪くないですか? 時々変なの FPGAって将来的に個人ユースで普及してくかな? AIエンジンに向いてるのは判るけど h.265エンコーダーとか動画用としてはどうなの? そっちは今まで通りASICかGPUのどっちかなんだろうか? 開発費が回収できないから、数が出ないのヤツはFPGA 出ると解かってるなら迷わずASIC h.265 もとから効率悪いのに、逢えてFPGAで組むヤツいるか? どう足掻いても ASIC or GPU の価格に対して勝ち目無しだし AIエンジンの類だって、数が出るようになればASICに置き換わるわけだし 主戦場は、今後もニッチ市場だろ そんな事自分で判断できないレベルの人がAIのロジックなんか組めないw マクロで見れば永遠にニッチなのは当たり前だけど、 ミクロで見れば過渡期のアルゴリズムを扱う事が多いならFPGAが主流にだってなるだろ。 AIなんて良い例だ >FPGAとCPUのスピード比較ってないかな 比較にならんので比較するまでもないだろ。 それより最高速、最新のFPGAでMAXどのくらいのクロックで動かせる? カップ麺の製造スピードと、クルマのスピードを比較しても仕方がない。 >設計によるとしか デバイス性能を聴いてるのだから設計にはよらんと思うが、、、 「まあ500Mhzも出せんだろ」くらいにしか思っていないのでそんなに期待してるわけでもないが、、 >>836 何を動かすかによってスピード変わりますやん。 単純なレジスタ1個のトグルスピードを知ったって意味ないと思うし。 CPUが早いならソフト開発までで終わってオマンマ食い上げじゃ。 Clock Tree Performance for Stratix 10 Devices Programmable clock routing 1,100 MHz >>836 良い線言ってると思うな 実際、意味の有る回路組んだら、せいぜい この 1/3 ぐらいだろ もう何年も速いデバイスは触っていないが、Ghzまで進歩したのか。凄いなとは思うがCPUが速すぎて やっぱり見劣りするな。 >>840 CPUじゃ同時計算、最大でもスレッド数が上限だがFPGAではゲート数内で幾らでも増やせる ありきたりだが、アプリケーション次第としか言えんよな でも10コアが普通に3.3Ghzで動くからな。1.1G換算なら30コアだからなー。でも実質となると さらに3倍くらいだとすると、90コアだな。 CPUとそれに匹敵するには機能てきにはCPU90コア分くらいと同等のロジックがFPGAに入るかってことになるが どうなんだろう? 既存CPUまたは、既存CPUでやっていることをFPGAで置き換えようとするような比較をすることが無理があると思うんだけど。 確かに、そういう用途も出てきてはいるけれど。 >>841 スレッド数っていうか、コア数ね。 まあ用途によるとしか。 >>843 さすがにそれはむりじゃね? それができたらCPUはFPGAで組めばいいことになる ■ このスレッドは過去ログ倉庫に格納されています
read.cgi ver 07.5.5 2024/06/08 Walang Kapalit ★ | Donguri System Team 5ちゃんねる