【Verilog】 記述言語で論理設計Project14 【VHDL】 [無断転載禁止]©2ch.net

[0613 774ワット発電中さん 2017/03/09(木) 09:01:27.67 ID:CVBAvCSj]

ちなみにSygnalTapIIのメモリー確保が厳しいのだが外部にメモリーつけて信号サンプル
した信号を出して観測する方法とかないか？
５１２サンプルしか確保できないので５００K（１０００倍）ぐらいをサンプルしたい。
うまくSygnalTapIIの設定と連携する方法はないだろうか？