0
　　INSN
　　　　T1
　　　　T0

1
　　EVT1
　　EVT0

2 3 4
　　LSRDYQ
　　DCRDYQ
　　ISRDYQ
　　SCH1
　　　　READY →
　　　　EVT ←
　　　　EVT_IID →
　　SCH0
　　　　READY →
　　　　EVT ←
　　　　EVT_IID →

5
　　IID

6
　　INSNS:
　　　　? デコードされた指示　　デコード済命令
　　32xn LUT RAM

（a）デザイン。