【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #29
■ このスレッドは過去ログ倉庫に格納されています
Actel が Microsemi になったのは知ってたけど
いつの間にか Microchip に買われてたんだな。
ProASIC3 も NRND っぽいし。 うちの市も早く蔓延防止措置やってくれないかな
飯屋でおしゃべりしながら食う奴が多すぎる 愛知は予想通りリバウンドだな
もう手遅れだから早く封鎖しろよ ノーマスクおじさんや、咳しまくりおじさんを放置しておいても死体の山にならない時点で大したことないやろ >>302 今はキャストしてやってる。せっかく単位も表示されるんで設定か記述で対応できないかと思って聴いてみた。 約一年前、エクアドルが一時期ひどかったみたいね
こうなるまでは無対策でいいってことだな
https://www.afpbb.com/articles/-/3277237 >>308
女は女で、おしゃべりを始めたら理性がなくなるんだよな
マスクしてくれ 外人で、歩道を自転車で走りながら、マスク着けずにおしゃべりしてる奴がいたんだが、国に帰るか、またはすぐ死んでもらいたい
これだから名古屋は… ところで
FPGAで仕事をすると、年収2千万円嫁つき一戸建てがもらえる会社はまだですか? 名古屋に住んでたけど、外人はクズが多かったな
連日、深夜にバカ騒ぎが聞こえてきたわ 2月末に緊急事態宣言の早期解除をしたばかりなのにね
知事が思っていた以上に、頭の悪い市民が多かったと >>315
一人で30人分のお仕事をするから、年収2千万円嫁つき一戸建てを支給してもとってもお得なっしー 最近、毎日の大阪と愛知の感染者数を観るのが楽しいわ
あいつら自己中ばかりだから、まん延防止も緊急事態宣言も役に立たんよ コロナかどうかは関係ない
在日は早く帰るか、もしくは死ね HDLは必須だが、HDLしか教えてない大学教員は死ね
戦力になる新卒を社会に出せないなら死ね >>323
HDL書かないで、左うちわで高級取りは要らないから、全員リストラして、底辺の派遣からみんなやり直せと思う
いやまじで まあ、そうね
コーディングのイメージがつかめてない奴が下請けに要求を出すなと言いたい 薄給なのはHDL書く書かないは別にして自己責任だろ。
何かしら欠陥があるとしか思えない。 HLS:高位合成 => 低スキル・エンジニア向け
効率悪すぎて、納期最優先(コスト度外視、とにかく動けばよい) のヤツにしか使えない いやもうHLSは十分に使えるよ
信号処理関係で重宝している
matlab/simulink要らなくなったわ >>326
入社したら、気がついたら日立に二重派遣されてHDLコーディングされるのが自己責任とか面白いっす。派遣先で派遣になったのは自己責任とか言われるけど、アタマおかしくて面白いっす >>328
?
MATLAB/Simlinkが吐き出すHDLコードはキレイだけどさ
あの、テンプレにないコードつくろうとすると途端にHDL以下のコーディングを要求されるヤン
おまえ本当に自分で使ったことあんの? >>328
こんな感じで、ろくに使わず
知らない奴を騙すようなのが出てきて
さらに、それを真に受けた奴が自分でやらず
ウソのまま進んで、末端が火を噴くだけだから
最初に戻るけど
「HDL書かないで、FPGA語る奴は氏ね」 HLSを推奨している時点で、誰が書いているかバレバレでワロタ >>332
急に発狂してて草
お前の底辺職場環境なんて知るかよw
それにHDLに関してはもう何年も嫌になるほど書いてきたさ
まあHLSは底辺には難しいのかもしれないな^^
一生Lチカのコードでも書いてろよw >>335
>>328
?
MATLAB/Simlinkが吐き出すHDLコードはキレイだけどさ
あの、テンプレにないコードつくろうとすると途端にHDL以下のコーディングを要求されるヤン
おまえ本当に自分で使ったことあんの? HLSで信号処理出来る会社あるなら、かねはらって発注してやるわ HDL書かねえ口先ばっかりの高給取り。
HLSで出来る会社紹介して来いよ(・ω・)
納品できるなら、カネは出してやっからw >>339
HLSで信号処理はどうやってやるんですかぁ?口先ばっかりですかぁ? >>336
HLSじゃなくてHDLで〜というのが本来言いたかったこと
>>337
普通に使っているが。ドキュメントとサンプル読めば普通にできるようになるだろ。
あとしきりにHDL書けると自慢げに言っているがHDL書けるなんて普通のことで
特に偉そうに言う必要ないから。違う現場行ったら恥かくよ^^ >>341
そういう話をしてるんじゃないんだよ
文脈を読めるようになっとけ
>>333
二重派遣がFPGAの話をしても何も問題ないと思う
>>336
>>335はLチカが書きたいのではない >>342
知らねーよ
喧嘩を売る相手を間違えていると思うが、俺はHLSを推奨したいのではない >>343
HDLでLチカが難しいとか、HDLかけもしない素人ってどうしてこう偉そうなのか なんだ。またどっかの商社(笑)がHLSとか言い出したのか。 C言語からハードウェアとか20年くらい言ってるけど
イマイチ上手く行ってないよな。 ソフトウェアは、基本 逐次実行の記述だからな
根本的に、そこに無理がある
合成してみると、相も変わらず シケたステート・マシン出して終わり
昔から変わってない
依存性が解決出来ないなら、他にやりようが無いからな
設計者が最初から回路の並列性を意識してないなら、何をやろうが結果は知れたモノ
状況によって使い分けてると言うなら 何も言うことは無いが・・・
だから、盲目的に高水準言語がうんぬん・・・とか言うヤツは
=> 低水準エンジニア とか馬鹿にされるんだよ
コンパイラが吐き出したコードも読めないクセして、コンパイラの性能がウンヌン・・・
それと同じだな、 片腹痛いわ
どんなアホでも、良いツールを使えば傑作が出来る とでも思ってる愚か者 FPGA ASICの設計が高水準言語(hls)で出来ると言ってきた奴には、コンパイラの性能だからその言語からブロック図とFFの挿入 同期化が出来れば、ワイ評価してやってもいいよというと黙る。
たいていそれすら出来ない。
HDL言語は、1クロック毎にナニヲするか記述するもの。
と、真実を伝えても、それすら理解出来ない。
氷菓だけに、えるたそ 用意してくれるなら、レポート書いてやってもいい。 普通にSDSoCとか使わない?
周りの取引先も使ってるみたいだけど
生産性を上げるための手段としては普通にありでしょ。それを頭ごなしに否定するのは時代遅れとしか思えない。 大阪の感染者数に笑うしかない
どうしようもない連中だ HLSを使いこなすやつもいれば使わないやつもいる、ただそれだけのこと
何をムキになっているのか分からんが HLSを使いこなしてる人は何人か知ってるけど、
使いこなせてない理屈屋が、科研費でHLSなどと書いて、
しかも通ってしまうのを見て、イラっとしたことあるわ 自分で会社起こせば1億ぐらい楽勝
下請けなんて代わりがいくらでもいる仕事してたら無理 ランサムウェアをバラまけば2000万円くらい稼げるんじゃね intelのnios環境インストールがチョー面倒だった
ありゃないわ
ubuntu入れろとか
eclipseプラグイン上書きしろって
もうぐちゃぐちゃ 開発環境をぐちゃぐちゃにする覚悟のない奴はFPGAを語るなということだ >>361
それはv19以降からでしょ
v18.1以下なら普通にquartusをインストールするだけで特別な操作は必要ない
特別な理由が無ければv19以降は使っちゃいけない いや、新しいバージョンには早く慣れておく方がいいぞ
古いバージョンを使い続けるのは俺だけでいい
お前らはモルモットになってくれ >363
Windows 10
↑使う気 全く無いんで、18.1 で止めてたが正解だったようだな
Quartus も、知らぬ間に劣化してたか… windows用のバイナリ用意するのを
手を抜いたのかな quartus,整理されてないよなあ
やっけつ終わったら捨てよう Intelと統合してAIに走ったから、大規模デバイスにしか興味がなくなって、気に入らない奴らををFIREしてて、モウダメポだと見た。
ここ5年ぐらいアルテラ触ってないけど
誰か真実を補完してw 自社FabのトラブルでIntel自身がFire中だぞ ただの10人未満のFPGA屋でもない、深田萌絵の言ってることが滅茶苦茶で本当に酷い 深田萌絵とやらは、HDLを書けるんだろうな?
FPGAを語るなら当然の要件やぞ HLSでもいいけど、どこにどういうpragmaを書くと何が改善して何が犠牲になるかを意識できないうちはFPGAを語る資格は(ry >>373
書けないだろ
>>375
HLSわからないので教えて下さい。お願いします >>377
それ。わかんない。
https://www.acri.c.titech.ac.jp/wordpress/archives/8675
https://www.acri.c.titech.ac.jp/wordpress/archives/8947
https://www.acri.c.titech.ac.jp/wordpress/archives/9282
https://www.acri.c.titech.ac.jp/wordpress/archives/9625
君らが言っている HLSというのは SystemC と違うの?
https://japan.xilinx.com/support/answers/73613.html
違うようだね
https://japan.xilinx.com/products/design-tools/vivado/prod-advantage/rtl-synthesize.html
https://japan.xilinx.com/html_docs/xilinx2019_1/sdaccel_doc/hls-pragmas-okr1504034364623.html#fde1504034360078
ええとつまり ANSI C から #pragma で拡張してHDLに落ちるコンパイラをつくったと言うことだ
この流れは、Intel HLS も同じだよね?
なんで、SystemCサポートしなくなったの?
あのさ疑問何だけど、
SystemVerilog の Real型 これ生成出来れば、
中途半端なC言語による #pragma HLS PIPELINE 拡張よりも、カッチリとした回路組めるよね。
https://dora.bk.tsukuba.ac.jp/~takeuchi/?%E9%9B%BB%E6%B0%97%E5%9B%9E%E8%B7%AF%2FHDL%2FVivado%E3%81%AESystemVerilog%E5%AF%BE%E5%BF%9C%E7%8A%B6%E6%B3%81%28%E5%90%88%E6%88%90%E7%B7%A8%29
で、再度聞きたいんですけど、HLS 使えるんですか?
なんで、Chisel じゃないんですか?
高位合成出来るのは、
VHDL/Verilog → SystemVerilog/SystemC → Chisel
と思っているんですけど
ここに、"中途半端な" C の #pragma 拡張が入ってきて
それをHLSと呼んで使えると言っている人は、どうして使えるんですか?
わかるにはナニヲしたらいいんだろう その上で、この質問に戻りますけど。
これ、なんでですか?
固定小数点設計をせず、C言語で浮動小数点記述したものが、そのまま実装出来るからですか?
>>328
>いやもうHLSは十分に使えるよ
>信号処理関係で重宝している
>matlab/simulink要らなくなったわ で、意味がわからないんですけど、
MATLABでサクッと記述できる行列演算
これHLSで記述するのものすごーーーーーーーくかったるくないですか?
この時点で言語化せず瞬間的にウソだなとわかるわけです。
で、最初に戻りますけど
「HDL書かないで、FPGA語る奴は氏ね」
最近時々聞くんですけど、HDL書いたことのないソフトウェア屋が、HLS でC言語で FPGAつくっているんですか?
HDL書かずにC言語で書いても別に止めませんけど、
そんなんで、設計書書けるんですか?
設計書書かずにFPGAの開発が出来るとか、思っているorそれすら考えたこともないやつは、HDLを見て設計書を起こしてみては如何でしょう。
そうじゃないと、仕様書すら、ブロック図すらかけず。
何を、HDLやらC言語で書いて良いかわからないですよね。
みなさん、本当に大丈夫ですか? matlabでRTLコーディングするのが夢
HDLにもlightweight languageがあるべき >>381
Python とか Java HDL とかあるだろ。 >>381
Simlinkじゃないと出来ませんけど。 >>380
科学技術系の知見を得ることを目的に、FPGAを道具として使っている研究者や学生さんにとっては、コーディングをするたびにしっかりした設計書なんて書いてられないのですよ
浮かんだアイデアを、使い慣れているCでササっと書いて一度動かしてみる
期待通りの実験結果が得られそうか確認する
そういう用途で、HLSが使えるということで納得できませんか?
もちろん、HLSよりもHDLやMATLABなどが便利な分野では、それらの使い方を覚えるべきと思います >>384
ええ。使えますね。
でもね。
今の研究者
C言語で書いてきます? HLSはPythonでもいいんですけどね。
でも、HLSはモジュール単体のみで、そこそこ使えるものだとおもうのですが
全体を設計したときに使いものにならなくなると思うんですよね。
この点どのように実装時に対処していらっしゃいますでしょうか? >>385>>387
どうでしょうね…
Vivado HLSは、マイナーな機能ばかり追加するより、他のプログラミング言語にも対応しないと、いつまでも普及しないと言うことですね
>>386
以下、もし質問の意図を読み違えていたらすみません
初めてHLSを触った時は、>>377のチュートリアルの「第9章 IPインテグレーターでのHLS IPの使用」のようなやり方がベースでした
トップモジュールはVivadoが自動生成しますし、HLSの自作モジュールにパソコンから実行指示を出すのもSDKがやってくれます
ただし第9章は手作業が多すぎでしたので、今では、コマンド一発で実行するスクリプトやトップモジュール(HDL)も自作しました >>379
>>380
Vivado HLSならある程度行列計算用のライブラリはあるし、そもそも半分以上は既に書かれているCコードを論理合成したんだが?
このケースにおいてはわざわざmatlabでやるメリットは全くない。
matlabが不要になったとは書いたがHLSがmatlabの上位互換とは一言も言ってない。
HLSでも十分に戦えるという意味だが。HLSでキツイならmatlabを使うことも考えるが高額なライセンス料、
社内でのライセンスの奪い合い、現状のHLSの実力等を考えるとわざわざmatlabに固執する理由がない。
あとはソフト屋がHLSをやっているなんて話は俺は知らないし現場でも見たことがない。
そもそも俺はハード屋で基板の設計もするしHDLも書くが
Vivado HLSに関してはHDLを今まで書いてきたハード屋のためのツールだと思っているが。
設計書に関してはここでお前のmatlabエアプがばれたな。
俺の知る限りでは高位合成でわざわざ詳細なブロック図やタイミングチャートは書かない。
HLSでもモデルベースでもそれ自体が設計書であり検証仕様書なんだが?
高位合成では目的の性能がでるまで再合成するしそのたびにFFの数もレイテンシも変わり、
事前に作成したブロック図やタイミングチャートとは整合性が取れないし、そもそも設計プロセスを簡略化するための高位合成ってことを理解できてる?
ハンドコーディングの時はもちろん設計書を書くがそれはRTLレベルだからこそブロック図やタイミングチャートが必要になる。
分かったか底辺派遣? >>389
ブロック図はHLSでもRTLでも大して変わらないだろ。
まさか、FF単位でブロック図書いてるの?
RTLで書いてもリタイミングでFF位置の調整もツールがやるだろ?
どんだけ古いツール使ってんだよ。 何をたたかってるんだろう
痛いところつかれたのかな >>391
>>389-390 が自己愛性人格障害のサイコパスで、相手にしてはいけないことだけはわかる。 >>388
Xilinxの営業的な説明では、Python対応しているはずなんだけどどうなんだろうな >>389
君がMATLAB触ったことないことも
設計書も書けない口先ばかりの人間と言うことはわかりました。
>>390
RTL書けないことはわかりましたから。RTLが何の略か調べて言っていることが矛盾していることに気づけたらえらいとおもうよ。 >>394
スゴッイッスw感動しましたw
HLSのおかげで。ソフトウェア屋がFPGA設計に割り当てられて、なかなかにヤバいって。
設計を知らない奴がプロジェクトマネージメントしたり、管理者をやる弊害だよな
「HDL書かないで、FPGA語る奴は氏ね」
これに尽きる >>388
概ね言っていることはあっているし、同意見なんですけど。
https://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2019_2/ug871-vivado-high-level-synthesis-tutorial.pdf#page160
の9章 IPCatalog のFFTを入れて
その前後にHLSのブロックを入れて
コードが見えないからわからないんだけど
浮動小数点 固定小数点の変換を入れただけに見えて
何の意味があるんだろうなぁ。位に思う。
記述量は減っているけど、この例は使う意味無いよなぁと。 >>394
お前が教えてくれっていうから懇切丁寧に教えてやったのにな。
まあ完全論破されて意味不明な返答しかできないわけだ。
おまけにちゃっかり自演もしてるのは笑えるわw
あと多分一番HDLも設計書も書けないのは君だと思うよ? >>396
ル〇サスの底辺半導体のHDL記述できない方は、パワポでもかいてな >>399
ルネだったらdcくらい使えるでしょ、中小企業じゃないんだから。
CyberWorkbench かな?イマイチ評判良くないけど。 MATLABでHDL吐き出せる関数の少なさ
SimlinkHDL吐き出せるブロックの少なさ
ここわかって無くて、書いてて
アホだなぁと
信号処理で、低レベルな記述してて、高位合成言うてるんだなと
面白いよ。 ■ このスレッドは過去ログ倉庫に格納されています