【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #26

[0648 774ワット発電中さん 2019/02/02(土) 16:40:01.81 ID:/AwjITUd]

>>642
昔アナログICの内蔵PLLを開発途中で
DLLに切り替えたけど、
DLLはジッタのピークが高いかわりに短期間で収束してたよ。

PLLの方が1クロックあたりのジッタは小さくできるね。