【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #26
■ このスレッドは過去ログ倉庫に格納されています
>>448
少なくとも金融取引だとFPGA使うのがトレンドだけどね
じゃ、GPUがだめとも思えないんだよな? マイニングはASICがメインらしいけど
金融は違うのか 各社別々のアルゴリズムを使ってるだろうし、
少量多品種ならFPGAではないかと >>452
その分野の場合、少量とかじゃなくて、
動的に書き換えられるからFPGAなんじゃないの? >>453
一応コスパ的に少量FPGA>少量ASICになるし、少量だからFPGA採用っていうのもありなのでは >>453
動的に書き換えるなんてアプリケーションとしてあるの? >>456
俺もそう思った。
>>453と>>455が想定する「動的」の時間頻度はどれぐらいなんだろう。
(1) 1秒の間に何回でも
(2) 1時間に1回みたいな
(3) 用途が変わったらそのときに
(4) アップデートがあったらそのとき
ある程度汎用に作られたPC拡張基板で(3)のものは見たことがある。 GPUには通信用MACとかPHYとかを
直接くっ付けられないからだと思うんだけど
株やFX取り引き用途なら、通信が重要でしょ…
緊急ドテンする為にw 最近、このスレのレベルが一気に下がった原因はなに? >>458
証券会社内のサーバーラックを間借りして、
サーバーと直結してるのでなけりゃ、どうせネット経由の100Mbpsとかだろ。
そんなのCPU経由してたって、誤差程度の違いしかない。 そもそも金融取引はレイテンシー最優先なんだから
スループット番長のGPUに用はない。 >>454
サーバーは、速度よりも 帯域 が必要だからな。
ハード的に並列処理可能なFPGAが使われるのはその為。 >>460
ここで言われてる、金融向けFPGAボードってのは、HFTで使う装備であって
まさに、その為のシロモノだろ? >>462
数値データやり取りするだけだから帯域なんてほとんど必要ない。
何も知らんやつが多いな。ってか考えれば分かるだろ。 HFTでFPGAは2012年頃にはブームになってたのに
パケットのデータを直接FPGAロジックで組んだアルゴリズムに入れて売買決定するんだよ
光をぶっ刺してギガの帯域でそれをやる
レイテンシはnsオーダーで一定である必要があるからCPUでは無理でFPGAか専用チップが必要 >>465
それぐらい簡単だから、年収1000万円以上ならやってやるわ >>466
1000万円でいいのか。
金融取引だからプレッシャー凄いらしいぞ。 >>466
性能でなかったときとかの保証も入ってそのお値段?
向こうは札束で金塊を洗ってるような仕事だからどこかの暴利な金貸しよりも損害額はおっきいで? >>469
保障は設計精査する金融の銭ゲバがやるんでないの? >>470
そいつらは利益を得るだけ
責任はお前らが取るに決まってるだろ >>468
普通のサイトでも何万アクセスはあるだろ。
お前のホームページは100アクセスくらいかも知れんが。 >>471
年収1000万円三年もらったらとんずらするべ 簡単にトンズラできるようなガバガバな契約書になってるわけがない
契約についてはお前らより向こうがプロだ >>475
キレイなお姉さんとカバガバ出来るならやるべ そういう話はしていない
お姉さんは自力で見つけるべし >>479
じゃあ年収1000万円以上ならやってやるわ >>475
一従業員から搾り取れる物なんてたかが知れてるからダメならクビにするだけだぞ。
ヤクザと勘違いしてないか?w >>481
面倒くさいからやらない
金儲けに使うなら、3割くれるならやってやってもいい
いやなら自分でやればw サイバー大学はそのへんの田舎国立大や大学院よりも実践的な教育ができますよ 取得できる学位が違います
放送大学は学士(教養)
サイバー大学はIT総合学学士
放送大学はITだけじゃないってことですよ
心理学や自然科学などもあります IT総合学学士なんて聞いたことないんだけど?
そして博士取得者居るの?
いったいどの雑誌に投稿すればいいのさ?
ふつーに信学会で電気工学博士がいいわ まぁ学士の名前は自由に決めれるからな
博士は決まってるけど 放送大学のコンピュータのしくみの授業、ALUの回あたりになるといきなり
プリチャージロジック(CMOSダイナミック回路)が出てくるので戸惑う。 コンピュータのしくみの講師って前の学長さんじゃん
何やってんだあの人w >>491
このスレにくるようなプロが、そんな役にもたたん授業見るなよwww XLINXのQFPパッケージって、Spartan6 しかありませんけど、今後はもう発売されないのかなぁ。
Spartan6 もいつまで販売されつづけるのか不安です。 >>495
「今後は新しい製品が発売されないのかなぁ」、に訂正します。 >>57
研究者にとって、素早く動く物をつくってくれるって、凄く有り難いと思うのだがな。 クラウドファンディング絡みのFPGAボードって妙にLattice多い気がするんだけどなんで?
ホビーに向いてたりするの? リソース小さくて一見何もできなさそうなのがファンの何かをくすぐるんじゃね 今更ですが、ISE 14.7のSDKって有料ですか?無料ですか? 放送大学面白いのに…
他の通信制大学に比べて学位も取りやすいからいいのに このスレにいるならマスター程度ぐらい持ってるだろ
学士号でもHDLやってたならそれなりだろ?
専門?ならしゃあねーな そういえば就活の時にHDLやってますって言っても全く見向きもされなかったなぁ... 給料高いのはスタンプ押すだけの人、パワポ作るだけの人
コード書く奴なんて最底辺。 https://tech.nikkeibp.co.jp/dm/atcl/column/15/417263/020700158/
物作りでは、アメリカは唯一3GのQualcomm特許にぐらいしかないのに、
Huaweiはその尻尾踏んだんだな
しかし、日本メーカーどーるすかな?サムチョン業績はすぐ地に落ちるんで、
真のコンペティターはシナなんだよな。 ルネサスが半導体IPのライセンスを拡販、「RX」や「SH」をFPGAに組み込める
http://monoist.atmarkit.co.jp/mn/spv/1809/21/news055.html
ルネサス エレクトロニクスは、半導体の設計情報であるIP(Intellectual Property)のライセンス販売を拡大する。
従来は特定の大口顧客が要望する際のみに提供していたが、年率10%以上で成長しているIPライセンス市場に参入する。
FPGAによる先行開発を行うユーザーであれば、ルネサスのIPを使ってソフトウェアの早期開発や先行評価を行える。
さらに、低価格化の進むFPGAを使ってそのまま量産をスタートすることも可能だ。 RXやSHはともかく
ほかのIPは、
そもそもルネから買う意味あんのかな?
Xiや寺が無料提供してるIPを有料販売したりしてな
金払うメリットあるIPなら話は別だけど >>512
RXとSHなんて売れ筋というかメインなんじゃないの?
IPってほどまで触ったことないけど解析できるんじゃないの?
多分詳しく話を聞くと一部しか出してないんだろうけど、
それとFPGAの載ったハイブリットIC作ってくれって言われて無理って言うにも難しく
(例えば震災での暫定乗せ換えとかを盾に言い寄られて)
渋々一般(孫請けとか少量顧客)にも出したんじゃないかな。
ルネにメリットのあるソフトウェア資産でも零細顧客は安いんでサードパーティ使ってくださいよ、って言われるから… 膨大な品種のマイコンを生産し続けるのは大変だが
少品種のFPGAなら可能。 全部入りを作って、顧客毎に機能潰せばいいんだよ。
インテルみたいに。 >>517
英語わかんないお客さんならメリットあるかも。
今時そんな客がいるのか知らんけど。 >>518
FPGA業界としてルネサスと付き合うメリットはなにかと聞いているのだけど でも本当にそれしかメリット無いだろ。それ以外で思いつかん。 >>522
それおれがルネサス派遣されていた頃に、つくって試験の一部をやったわw >>514
RX SH の周辺回路IP はタイマーは ともかく
害虫だったような気がする。
Ethernetは設計書にNSWと記述されていた記憶はあるが CPUとしてはRXでぎりぎり存在価値があって、それ以上はもうARM一択だよなRZだってARMだし
今更SHはもうないわな。FPGAにのせるIPというならなおさらSHなんて載せる意味ないんじゃないの?
ルネのCPUとして一番存在価値あるのはRL78じゃないかな?
消費電流もさることながら、CISCのくせにほとんどの命令がが1クロックというのは同クラスのマイクロコントローラとして他にない 大体FPGAでCPU載せたいならソフトコア選択する? 質問あるんですがいいですか
quartus U を使っていて、chip plannerでLEの位置やLUTの配線を手動で設定してコンパイルすると固定されるのですが、他の記述を変更してもう一度コンパイルするとまたバラバラになってしまいます
これをコンパイルしても固定したままにすることはできないでしょうか? CPUでFPGA制御するなら
あるでじゅーーーの とか PIC とか STM で I2C
かUSBーUARTでよくね? >>530
Xilinxはフロアプランナーで右クリック固定 変更点部分のみ変更があった気がするもう10年前の記憶だけど
VHDLとかverilog変更しているんだよね?
変更したら論理合成結果変わるよね?
論理合成結果変わっているのに配置配線固定するとかいったいツール側でどうやって実装したらいいん? >>532
すみません
イマイチ論理合成というものがわかってなくて…
じゃあ記述を変更したらバラバラになってしまうものなんですね
ちなみにverilogを変更したら論理合成も必要なんですか?
一応コンパイルするだけでも変更が適用されてたのでコンパイルだけでいいかなと思っていたんですが 何が目的?
タイミングがクリチカルとかで位置を指定したいのか? >>536
HDLコードをコンパイルで何が悪いんだ うろ覚えだけど回路合成のことをコンパイルと言っている本もあった気がする 普通にあるよね
ハードウェアを主張したいかもしれないが
FPGAもPLDにしても、プロセッサなんだよCPUの類い >>533
例えなので正確ではないのだけど
HDLの記述を回路図にするのが論理合成
回路図からFPGAに回路を実装するのが配置配線
HDLの記述を変えたら、デフォルトではツールは全部論理合成し直す(回路図を作り直す)
すると微妙に回路の要素が変わるので、配置配線も最初からになる
ツールに「前の記述から変わったとこだけ作り直して!」って指示してあげれば良いんじゃないかな
やり方は知らんけど >>542
変更箇所だけコンパイルするのは有料版でないとできない
すでに有料版ならサポートが教えてくれる >>541
PLD はプロセッサじゃないだろ。
それなら ROM もプロセッサだ。 >>545
はぁ?寝ぼけてんのか?
PLDがプロセッサじゃなく、FPGAはプロセッサかよwwww
双方の外部から見た機能の違いを言ってみろマヌケ
それどころか、機能性LSIならプロセッサだ
コーデックチップだってプロセッサ
そして、メモリは機能性LSIとは言わなぇんだよ。ドチロート
メモリと機能性LSIに分社してエルピーダとルネサスができたんだろがアホ >>546
PLD は FPGA の上位概念だろ。
PAL16L8 だとレジスタなしだから ROM で置き換えできるのは知ってるよな?
http://www-ee.eng.hawaii.edu/~tep/EE260/Notes/PAL/Figs/pal16l8.gif それがどうした低能
PLDもFPGAもユーザがロジック回路をプログラマブルに構築可能で、
同じ目的に使えることを言ってる。
SRAMもDRAMも揮発メモリという意味においては同一機能を有するというのと同じだ。
文章を理解できないのか文盲 >>547
だれが内部構造の話をしてるんだ
繰り返す
PLDとFPGAで外部から見た機能の違いを言ってみろマヌケ >>546
そうか、74HC は機能性IC なんだな。
そもそも機能性ICって何だ?ASSPか? ■ このスレッドは過去ログ倉庫に格納されています