【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #26
■ このスレッドは過去ログ倉庫に格納されています
ざっと見てきたがあほバカばっかりで安心した
この業界安泰だわ 俺の発言が高度すぎて周りの奴らに理解できてない、そんなこともあるでしょう 低脳という言葉を使ってる人はバカっぽく見えてしまう
ごめんね、あくまで俺の個人的なイメージだから
バカだって言ってるわけじゃないから >>107
2chスレで罵倒したい場合は造語である低脳が妥当だろ
ある意味氏ねや池沼と同じ 俺の発言が高度低脳すぎて周りの高度優秀w奴らに理解できてない、そんなこともあるでしょう 直近50レスをななめ読みした限りではFPGAの話題皆無だった・・・(^^; >退職相談したら、退職日一方に決められて悩んでいたwえ?法律違反でしょ?
賞与と引継期間があるから早めに12月末を希望したが
相手の言うとおり、退職願ではなく退職届を11月末で提出したら
その翌日に21-27日まで振替休日入れててクソワロタ
なおわしの有休消化は三日別の上司の言われるがまま提出して承認されてクソワロタ
振替休日いれるぐらい休日出勤しているなら、
雑用でもなんでもいいから仕事振ればいいのにねぇ。
自己保身に走るサイコパスさんは何度も見たがあからさますぎてやべえな。
やたら自己保身のために部下に理不尽な内容を強要するなぁと思っていたが。
自分の技術が未熟すぎてFPGAではこの問題を解決できない。
ドキュメント的にはほぼ完璧に仕上げているが、あとで中身見ないで社内で文句を言い出しそうなので、少しだけ工作員活動しますわ。
どこか業界的に絡むこと皆様とあるかとおもいますが、あからさまにおかしい方(自分?)は切り捨てますのでヨロピク。
自分が切り捨てられる方が先かな〜 Xilinxの今のトップページを見たら、何屋さんなのか一瞬分からなくなります。 >>113
知識はあるけど行動できない家畜自慢か?
何の自慢にもなってないし、自虐にしても寒すぎるって自覚もないようだけど
チラシの裏ですらもったいないくらい内容なんで
どうしても書きたいなら自分の顔にでもマジックで書いておけ >>118
さすがFPGAで独立いた人は言うことが違いますな。 >>120
さすがFPGAでアタマがAI化した人は、餅つきがうまいですな >>121
言うことに独特のセンスが感じられますな xilinxのトップページ、俺も訳が分からない
抽象的なタームの羅列で
目的の情報にたどり着くのに頭ひねる
デバイスのデータシートとツールソフトのダウンロードと
サポートくらいリンク明確にしてほしいわ >>123
そんなわかりやすくすると、サイト訪問者が目的のページ以外に寄り道してくれないでしょうが >>123
Intelに乗り換えようぜ
Xilinxの利点は高度なIPコアが安く使えることだったけど。いまはどーなの make一発でVerilogからビットストリームを生成・転送するMakefileが欲しいんだけど、Xilinxは少し苦労したけどできた
Intelは簡単? >>127
作って使ってる。そんなに複雑じゃない。 2年前ーどこかの会社にに送ったメール
現在、大手派遣会社に属しておりますが、技術・収入 両面での成長に業種上の問題から限界を感じ、意思決定が早い小さな会社を探しております。
(1) 無線IP(研究所レベル)
(2) 画像変換表示
(3) CPUテスタパタンアルゴリズムの検討実装
(4) MEMSセンサのデジタル化
の経験があります。
特に、直近の(4)では英文仕様書を元にお客様の仕様を口頭でお聞きした上、RTL実装・機能試験仕様書・機能試験実装・RTL納品を一人でこなしました。デザイン会社を経由し、ASICに実装後、実機にてRTL的には特に問題が無かった経験があります。
この技能を生かせないか考え、3年ほど前に御社の説明会に参加した際に以前FPGA技術者を募集していたことを思い出しました。
現在の職種にマッチしていなく申し訳ないのですが、数学に詳しい技術者が多い御社にて、より速い動作を求めるお客様のために、応募させていただいた方が良いのではないかと思いました。
最終的には、ソフトウエアとハードウェアという現在の既存の枠にとらわれず、良い物を提供させていただくことが自分の使命なのではないかと感じております。
履歴書などをお送りさせていただいてもよろしいでしょうか。
よろしくお願いします。 だからおまえらみたいなのが量産される
安い給料に幻滅したパワポ職人みたいな奴はコンサル業界や金融業界に転職して、ものづくり産業が空洞化しているのが今の日本やし >>141
パワポ手配師自分では何も出来ない職人は、ルネ〇スだけでなくほかの会社にも多数いるんですか?
色々な会社を回りましたが、多かれ少なかれ全部そうともいえないですよ。
グローバルな視点を持ち、確固たる経営ときちんとした中間管理職。話がわかる総務など隠れたいい会社は多数あります。
技術者に対して低賃金を強いる会社は見捨てられた過去の労働闘争とか知らないでしょうし、この先どうなるんでしょうね。少なくとも皆商社になって必死こいて技術者を探しているさまは笑えます。 優秀なエンジニア欲しいなら金出せばいいのに。
FPGA 使えて基板設計できてアナログわかって
ソフトも書けるリーダーがそんな安い金で来るわけないだろ。 >>143
そうしないと課長や部長より給料高くなって社内秩序(ここ、笑うところ)が乱れる >>144
課長 部長 が 無能すぎてイライラして転職を繰り返す。
hd〇abのシャチョウさんですら無能だなーと感じてしまった私は、なにかFPGA会社でも興してここで
無能だ叩かれればいいですかね? 最近Xilinxの日本語資料が充実してきたよね。
クリティカルな内容は少しプアーで英文資料を読んでもはまるけど。 日本語訳は誰がやってんだろ。
機械翻訳してから人間が破綻した文章を修正してるだけだから、研究でfpga使ってる学部生に勉強がてらアルバイトとしてやらせてあげるほうがずっと質があがるな。
ドキュメント読んで悩んでるときに固有名詞や造語をうっかり機械翻訳してるミスを見るといろいろ情けなくなる。
昔、xは入社後に使ってもらえるように大学での導入に便宜を図ってるって聞いたが。 >>131
結果どーだったの?
大手派遣→零細派遣
でいーの?
これなら電機メーカの社内組織のLSI設計部門とかだとありだと思うけど
派遣がいいかなぁ?俺なら絶対いやだけど >>149
>ドキュメント読んで悩んでるときに固有名詞や造語をうっかり機械翻訳してるミス
翻訳どころか、
読み上げソフトをいじってた時
日本語っていうのは文章内容を理解しないと同じ語句でも発音が異なる場合がいくつもあって、
いくら辞書だけ鍛えても無理ってことがわかった。
内容を理解するAIじゃないと正しい発音ができない。
日本語は難しいというけど、難しい以前に言語として欠陥なんじゃないかと思う。 >>144
中島飛行機のOBがテストパイロットは社長以上の給料をもらっていたと語っているのを
聞いたことがあるが、今の日本にそういう会社はどのくらいあるんだろう 日本の経営者の給料はアメリカと比べてずっと低いと聞いたことあるよ
日本は利益を出せない経営者が多いのかなぁ 日本の経営者は利益が出ても出なくても給料が低い
欧米の経営者は利益が出ると莫大な給料が出て利益が出ないと
モチベーションアップのため、さらに莫大な給料が出る Clocking Wizardって数kHzくらいの周波数って作れないんですか?
valid freq in range 4.687-800.00Hzって出てます。
低周波のクロックってどうやって作ってますか? すみませんMHzの間違いです。
やっぱり自分で分周回路書かないとだめなんですね... >>160
はぁ?
PLL一段で分周回路記述に10分
それがどうしたのかと問い詰めるのに一時間
合計2日ぐらいでできるでしょw 誰もが使う回路を自分が書くということに違和感感じてるんでしょ。
車輪の再発名的な。 業務なんかなら最初から入ってるPLL使うんじゃない? クロックは全て一緒でenableで記述した方がいいかもね >>163
数kHz の PLL は作るの難しそうだな。
ってか、FPGA は、そんな低い周波数で動かすように設計されてないからな。 >>165
結局FF間の配線遅延が間に合えばいいだけなので、低くしても動くはず。
源信を極端に下げるとROMコンフィグレーション辺りには影響しそうだが
この辺は趣味の暇つぶしに誰かがやって
超遅いLチカできたぜー 期待 >>158
・PLLで高い周波数を作って分周する。
・DDSみたいに、レジスタに固定値を加算し続けて最上位ビットを取り出す。
PICマイコン(たとえばPIC16F18426)に入ってるNCOはたぶんこれ。
・外部ICを使う 数キロヘルツは、タイマーIC555か、非安定マルチバイブレータ でいいんじゃね
後者は初期のマイコンになる前の電卓 シャープコンペットの回路の今で言う水晶振動子相当でつかわれていたので、原理的には動くよ。
まぁ、当時のトランジスタの歩留まりの関係だったり、色々ありPNPトランジスタの-24V負論理ロジックだというのはあるけど。
非安定マルチバイブレータは、実は数キロヘルツ発振させるのにいいんじゃねwFPGAの業務では遣うなよw
そんな数キロヘルツのクロック要求されるのなんて、中身74ICの置き換えとかかなぁ 昔のカスタム品のモーターのコントローラICの置き換えとか、用途はありそう。 低周波クロックってあまり使われないんですね。
今まで我流でいじってまして、クロックも閾値付きのノコギリ波作って分周とかしてたんですが低周波になるほどリソース食うので普通はどうするのかと思いまして質問させてもらいました。
皆さんありがとうございました。 >>170
クロック40-200MHZ のまま
enableパルス作ってifでくくると
結局完全同期化できるのでクロックのタイミング制約の.sdc書いてあげればトラブルがすくない >>170
DSPスライス1個だけで48ビットカウントできるぞ。
クロック100Mでも100時間以上。 おまえらさぁ
ネットアクセスが必要な場合OS何載せてんの?
ソフトマクロでもハードでもできあいのCPUに太刀打ちできないし、
めんどくさいからRas pi? 俺は設備の制御機器やってるから組込用PC+WindowsEmbeddedにしてるけど
携帯端末的なものを作ってる奴はWindowsEmbededなんて一瞬でも考えないだろうな CPU抜きでアプリケーション層までHDLで組んでる猛者はいねーか?
結局アプリケーション層がないと使えないんでよほど単純な用途以外はCPU使うよね?
金融取引とかの実装事例は知らんけど これ使えば
https://www.silabs.com/documents/public/data-sheets/Si5345-44-42-D-DataSheet.pdf
8kHzから750MHzまで、
FPGAじゃなくても、
PICでもH8でもRL78でもras pi でもI2CかSPIで、
FPGAの波形とは比べものにならないきれいな波形を出せるよ
リファレンスマニュアル見てると多層基板大変そうだけど >>178
Fmax230MHzに落としてもらえれば三日でスクラッチビルドできるとおもう >>177
仕様書提示してもらえれば3カ月でできるとおもう >>178
中見たけどいらない DA16bitでFPGAでDDS組んでもきれいなはけいだせると思う
特にジッタ
khzレベルFPGAないぞうならなおのこといらない
別用途ならいいんじゃないかなw 「CPU抜きで」では、FPGAに載せるものも含めてのことなんじゃないの?
FPGAにCPU載せて(IP含めて)だったら、猛者も何もないような。 >>184
90fsのジッタをDDSで簡単に実現できるとかwwww
身の程知らずもいい加減にしろ FPGAでインベーダーとかギャラクシャンやるのは
アプリケーション層含んでるよね。 >>185
はぁ?CPU使わずHDLで設計したwebブラウザあったら見せてミロや >>190
ゲームはアプリケーションだけど、
通信とちゃうやん
mac層まで、ipで提供されたところで、単にデータ送信するぐらいならともかく、
アプリケーション考えたらCPUはほぼ不可欠だろって。
ネット上での金融取引ををFPGAでやったことがニュースになるぐらいだからな >>183
仕様書はFIrefox見てくれ。
スイッチオンでCPUなし、OSなし、FPGA Webブラウザなるハードを3ヶ月でできるか?
3ヶ月後楽しみにしてる
2019年2月25日公開な!! >アプリケーション考えたらCPUはほぼ不可欠だろって。
>ネット上での金融取引ををFPGAでやったことがニュースになるぐらいだからな。
この2行がどんなロジックで結びついているのか、ちょっとわからない。
「ニュースになるのは珍しいことだから」という思考の人だと仮定して、
「金融取引をFPGAでやったことは珍しいこと」と考えた。(ここまでは理解できる)
でも、このことが、CPUは「ほぼ」不可欠 に結びつくとしたら、
この人は、「CPUなしに、FPGAだけでネット上での金融取引をFPGAでやった」
と解釈したんだろうか。
さすがにいろいろなところにCPUは介在していると思うよ… CPUは最上位に存在してるだろな。
実際の取引はFPGAが判断して行う仕様だろ
取引時間を問題にしてるんだから。 >>189
その設計仕様は何を根拠に言っているんですかねゲラゲラまず仕様書もってこいや >実際の取引はFPGAが判断して行う仕様だろ
仕様書見てみないとなんとも言えない。
推測するのはいいけど、それで断定的に他人に言えることではないな。 >>197
ジッター90fsは>>178のリンク先のデータシートだろね。RMSだけど。 ■ このスレッドは過去ログ倉庫に格納されています