【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #25
■ このスレッドは過去ログ倉庫に格納されています
>>136
裁判したら勝てるかもしれないけど、取引先確実に失うわな 結局何もせず
上から引き継がされた取引先の担当者が責任を取らされ飛ばされた。という話で終わっている。 今はもうないBeMicro CV A9ってLE300Kで$169とかwあれ持ってる人いる? A9 無しの"BeMicro CV" なら持ってる
特に安いわけでも無かったから、A9 買ったヤツは少ないだろな >>144
オレ様が年収600万円でやってあげよう。ありがたく思え まぁサーバー向けは検証に1年ぐらいかけても不思議じゃないか(?)
Intel、Arria 10 FPGAを統合した「Xeon Gold 6138P」
https://pc.watch.impress.co.jp/docs/news/1122340.html intelのそれ、どういうツールか読んでないけど、FPGAの知識無くても使えるそうな
ますます高レベルからの合成になっているんだな
きっと お値段も高レベルそうだけど、サンプル導入できるかなぁ >>147
プロセッサの知識なくてもFPGAとして使えたらいいな。 基本的にバスに繋がったコプロ的な用途だから
逆にあまり自由度が無いかもしれない
というか、高度なシステム知識が要求されるだろうな
自在にいじろうとすると
汎用のラッパーでもあるといいんだけどね ソフトの検証項目にタイミング(セットアップ、ホールド等)が加わる?
タイミングが検証できてないソフトが流通しややこしいことにならないか心配。 FPGAはCPU間インタフェースのUPIにぶら下がってて、
キャッシュ内のデータにアクセスできたりするから、
PCIにつながるより自由度とバンド幅はものすごく高い。
誰がそんなものを設計できるかは、大きな問題だけどね。 ただ、IntelのFPGA熱はずいぶん冷めちゃったみたいで、
今後どうなるかわかんないな。 ユニークで個性的な確実稼げるガイダンス
暇な人は見てみるといいかもしれません
グーグルで検索するといいかも『ネットで稼ぐ方法 モニアレフヌノ』
J79T9 >>128
某大手のM電機は派遣を三百万円で調達する
価値を分かってない営業は安値で提供する >>159
そうなってくれたらいいし、そうなるべきだと思う
デリヘルのドライバー募集だって、日給1万5千円とかってあるよ
え?そんなの絶対ブラックだって?
じゃ電気・電子の派遣はブラックじゃないのかよw 派遣もピンキリだからな
手が足りなくて頼んだ時に来た奴は
符号拡張も知らないやつで参った 今回の派遣法改正案で
同一労働同一法準拠のため
派遣先と派遣元に、正社員との処遇の差の説明義務()が出来るよw >>161
低賃金で派遣を雇ったお前が悪い。自分でやれ。 >>163
結局切って自分でやったはw
派遣なんてお茶くみ位にしか使えんと知った なんという会社名なのか教えて欲しいな、派遣先として真っ先に行かないから 試しに使って見てくれでお試しだったんだよ
で、駄目だから切ったそれだけの事 いいな、お茶汲み。
入れてもらうのもいいし、自分で入れるのもいい。
ティーセット揃えて、ケーキ買いにも行くよ! 御茶菓子はルタオのチーズケーキにオレンジペコでお願いします もう十年ほど前の話になりますが、
dwm2007/7付録基板に書き込めなくて七転八倒したんですが
最近確認しなおしたら単にconfig romのハンダ不良でした・・・ Poly Chlorinated Biphenyl(ポリ塩化ビフェニル)
http://pcb-soukishori.env.go.jp >>181
自分でしゃぶってくれるFPGA開発しなよ優秀何でしょう Cyclone V Starter Kit を所有しているのですが、
CLk 50MHzからPLLで4逓倍して200MHzを作りたいのですが、
ロジックアナライザーで確認したところ150MHzまでしか動きません
PLLで出せる周波数の限界なのでしょうか? 「ロジックアナライザーで確認」というのは、ピンに出力して確認した、
ということでしょうか?
帯域の十分あるオシロで見て見たらどうですか? >>185
50MHz -> 3逓倍した150MHzのCLKをモニター用として
2000分の一に分周した端子をロジアナで観測してます。
150MHz以下であれば出力されているのですが
ATLPLLを200MHzとかにすると、出力されなくなります。 因みにロジアナの帯域は100MHzなので、
十分だとおもいます。 altera 使いじゃないんで、今すぐに試してみることできなので
エスパー回答ですが、「2000分の一に分周」するカウンターが
200MHzで動作できてないんじゃないかな?
クロック周波数 constraints はつけてます? ブロック図です
https://i.imgur.com/ETblqjY.jpg
>「2000分の一に分周」するカウンターが
>200MHzで動作できてないんじゃないかな?
Cyclone GXのハード限界なのですかね???
>クロック周波数 constraints はつけてます?
つけておりません >>187
200MHz 見るには帯域2GHzは必要だ。
とオシロスレなら言われるぞ。 >>191
なんで、FPGA内部で
『分周』してモニター端子で
みてるのです >>Cyclone GXのハード限界なのですかね???
データシートくらい読めよ とっくに読んだが資料には
700MHzまでと書いてある
でも出ないから困ってます >>190
200MHz でクロック制約かけてから
とりあえずレイアウト後のタイミング見てみたら?
2000回に1パルスとかじゃないよね? >>197
>2000回に1パルス
100Mspsのロジアナで見てるということだからこの可能性ありそう >100Msps
なんでここにこだわっているのか、わかりませんが。
モニター用に、分周した端子を観測してます
自分はアナログ回路設計専門ですが、VerilogやFPGAは初めてなもんで・・。
↓ 50MHz CLK をPLLで100MHz/150MHz/200MHz に逓倍し、
そのCLKを分周した時の波形です。
100MHz/150MHz設定時とその波形
https://i.imgur.com/K2BEJu1.jpg
200MHz設定時とその波形 (波形がおかしい)
https://i.imgur.com/7HljhfI.jpg >>199
>なんでここにこだわっているのか、わかりませんが。
「分周」という言葉がデューティ50%を意味するわけでもなく、
2000回に1回のパルスであることも考えられるからです。
それにしても奇妙な波形ですね。
分周はどんなしくみで作られました?
Cyclone GX は使ったことがないのですが。 >>200
>分周はどんなしくみで作られました?
ただのカウンターをVerilogでつくりました。
100MHz/150MHzの分周はうまくいっているので、問題ないかと
因みに、>>199の波形は、ATL-PLLで100MHz/150MHz/200MHz
に設定をただただ変えて、ロジアナで観測しただけの比較であり
Verilogソースの方は全く触っておりません。
あと、なぜかわかりませんが最新のQuatus Prime v18.0だと
PLLが100MHzでもまったく動きません。
v17.1で検証しております。
MegaWizard のバグでしょうか >それにしても奇妙な波形ですね。
PLLが暴走しているように見えました。 位相ずれでうなってるようにも見えるけど。
で、何でタイミング制約かけないの? >>199
周波数自体を遅くして観測するならdutyは50%がいいと思う。(Hi期間とLo期間の幅が同じ。)
具体的には2分周回路を複数段重ねてもいいと思う。
(クロックが複数になるのが嫌ならカウンタでかぞえてもいいけど) クロック周波数上げたら正常に動作しなくなる、ということだから
やっぱり「分周回路が200MHzで動作できてない」だけかな
>>194で「700MHzまでと書いてある」と言ってるけど、これ
Logic CellのFFの最大動作周波数ですよね?
11bitのカウンタとかだと記述次第かつ何もしないと200MHzまで届かないことはあるかも
クロック周波数 constraints は簡単に付けられるというか、もしかしたら
PLL設定したら(50MHzを設定すると思うので)自動的についてるかも。
ついてなくても、配置配線後のレポートには何か動作周波数についての
情報がのってるはずですが見てみました? あと
PLLの動作を確認するとしたら、8分周程度の簡単な回路にして
やって見たらどうですか? 皆様、いろいろアドバイス・ご指摘有難うございます。
修正してみます。 >>199
.sdcファイルでタイミング制約をかけていない timingレポートの要所位貼ればいいのに
皆目見当つかないんだろうな 2048分周なら簡単だったのに。
2000分周だと、1000回1回トグルだよね。 まあ、メーカーに問い合わせるらしいから
何か分かったら書き込んでくれ。 pll ロック信号を見ていない
そもそもの50MHzが汚い
チップが不良品
霊障 間に合ってないんでしょ
1/2000とか半端な数の分周してるから、1/2^n に比べて余分な回路(比較器 & セレクタ)が入る
当然その分だけ動作上限周波数は下がる
モニタが目的なら、1/2^n でも十分なハズだよな >1/2000とか半端な数の分周してるから
2048でも同じでした。 >>205
>>206
有難うございます。
分周を1/256にしました
>11bitのカウンタとかだと記述次第かつ何もしないと200MHzまで届かないことはあるかも
↓ おっしゃる通りでした。 FFが間に合ってませんでした
https://i.imgur.com/PRB1NHM.jpg ピンクについての質問ってここでいいのかな。
(BNNをコンパイルからしたいのだけど上手く行かない。上手くいっている人環境教えて。) 根本的な解決ではないですが、pynq(ピンク)のBNNのコンパイル(合成)の件、実行するPCを変えたら上手く行きました。
一発でタイミングもメットしました。
お騒がせしました。 右も左もわからん初心者やが、VHDLとverilogって結局どっちの方がお得ですかね だんだんOpenCoresの魔改造を生業となり、
VHDLとverilogが混在したフランケンがでける VerilogHDLの勉強のためにちょっとしたFPGAボードを買いたいのですが、安価で初心者向けのおすすめを教えてください
できるなら開発環境もフリーでいけるものがいいです
完全に初心者質問ですみません terasicのdeシリーズはリーズナブルで機能も豊富でお奨め >>231
icarus verilog でシミュレーション。なにか作れるような気になってから開発ボード
Lattice のボードは安いし、論理合成ツールのサイズが小さめ。
- LCMXO3L-6900C-S-EVN 3242円@マルツ (Digikey 取り寄せ)
最初は、これで十分だと思う。 >>229
シミュレーションが書きやすいのは Verilog かねえ。 >>235
どっちも慣れちゃえばって感じなんだろうけど、取り敢えず滑り出しが良さそうなverilogからやってみることにします ■ このスレッドは過去ログ倉庫に格納されています