アナログ高周波回路、設計4課 [無断転載禁止]©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
実際に試作するまでは動作が分からない高周波回路。
1本の電線がインダクタンスに見えるあなた。円の中心が50Ωに見える君。
RFはローデかHP、コネクタはHUBER+SUHNER以外はないと思ってるマニアさん。
回路図からは見えない、基板板上の分布定数と戦っている苦労話など、語って下さい。
高周波の関係する話なら、何でもどうぞ。
電気電子の一般的な質問は、専用スレがありますので、そちらで聞いてください。 >251
ああ、割りとまともな疑問だったわけだ。
まず、内層gndを抜く抜かないの話は周波数、器材、層数などでケースバイケースになる。
例えば、マイクロ波領域のrf基板で0.5mmとか0.8mmの低誘電率基板に若干の制御線、電源線を飛び越えさせるための4層板なんかだったら、2層gndでベタにして終わり。
アナデジ混在とか、高速デジタルで大量の配線引きながら50Ωとか差動100Ωにしないといけない(しかも太い線が欲しい)なら、アナログ50Ωのところだけ2層を抜いて1-3層間で線路を構成するとか 部品の直下のみgndを抜くというのは、手としてはあるが無条件で推奨はできない。
なぜかというとgndの不連続は特性に悪影響を与えるから。
vhfならまあ大丈夫かな。少なくともghz超えでそんなのやってたら電磁界シミュレーションによる確認なしだったら間違いなく突っ返す。
特にvhfと言ったのは、コイルでは確かに直下のgnd抜きが対地容量対策で有効になるとこがあるから。
コイルに対してシャントcが入ると自己共振が下がって大変なんだよね。だから有効性があるのでリスクを犯す ところで、コンデンサに対して小さなコンデンサが追加されたらどんな影響があるだろう？
たとえば10pFに対して0.2pF？
あるいは1pFに対して0.2pFとか。
前者なら誤差の範囲だし、後者なら0.8pFのcをいれときゃすむのではないだろうか というわけで、コンデンサに対してgnd抜くのは意味がない。
しかも、gndに穴を開けると大きなインダクタを入れたような影響がでる。
おまけに不要輻射が出まくる可能性もある(反対にノイズを拾う可能性も)
基本的に何一ついいことがないので、そんなことをするよりかはCを調整でもしておこう >>253
ありがとうございます。
>すごくザックリとした指標だけど、1mm角で0.2pF、1mm長で1nHという数字を
同じのを僕も使っています。
インダクタンスについては、結構まちまちですね。長さほどではないですが幅で変わりますし。
コンデンサについては、ガラス繊維とプレスの関係で、少し変わりますね。 ■ このスレッドは過去ログ倉庫に格納されています
