アナログ高周波回路、設計4課 [無断転載禁止]©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
実際に試作するまでは動作が分からない高周波回路。
1本の電線がインダクタンスに見えるあなた。円の中心が50Ωに見える君。
RFはローデかHP、コネクタはHUBER+SUHNER以外はないと思ってるマニアさん。
回路図からは見えない、基板板上の分布定数と戦っている苦労話など、語って下さい。
高周波の関係する話なら、何でもどうぞ。
電気電子の一般的な質問は、専用スレがありますので、そちらで聞いてください。 いまどきの高周波回路は集積化されてIC内部で処理される
メーカーからリファレンス回路・基板パターン・部品表が提供されるので
ノウハウがなくてもそこそこの品質が得られて有り難くもあり寂しくもあり…
ということで今から極めるならアンテナシミュレーション設計ノウハウかな？ アンテナと言っても小型、広帯域、大開口、アレイと色々ありすぎて大変だぞ >>195
高校の期には買っていた本。基礎はなにも変わっていない。 >基礎はなにも変わっていない。
だからアナログ回路好きだ >>195
存在をすっかり忘れてたが、いま探したら手元にあった
新入社員のころに買ったんだと思う
ディスクリート回路のオンパレードで、今となっては内容が
だいぶ陳腐化してしまってるが、理論としてはまだ通用する
ただ、今どきの若いやつらはいかにも興味持たなさそうだな〜
LSIとかSoCをいじってるレベルだとこんな技術はほとんど必要ないもんな うちにもあるわ
シーレクトロの貫通端子にあこがれた p86にノウハウの隠し方に触れた部分があるけど、皆さんも意識されてるのでしょうか？
>>201
リーダー電子の方だそうです。 >>203
回路図の書き方のことを言ってるんだとすれば
それもある意味、今は廃れた「ノウハウ」かもしれんな
昔のおおらかな時代のやり方だ
実装上のポイントを回路図に暗喩で表現するなどといった、
読み手によって解釈が変わってくるようなあいまいなやり方は今は通用しない
回路図とは別に実装指示書や基板レイアウト指示書を作って
誰が見ても同じ作り方になるようにするのが今のトレンドだと思う
P86に書いてあることがダメだと否定しているわけではないので誤解なきよう >>201
仕事でだけど会ったことあるよ。
その後、会社を変わったと思う。 高周波のできる人が、電子の世界では最も知識が高いって、先輩が言っていた。
そんなものでしょうか? 長い経験と深い知識が要求されるのは電源とメカトロの２巨頭だと思ってた… >206
高周波(だけやってる)の人間なら間違いなくそう言うであろうな
デジタル屋からするとやっぱり5HGzとか10GHzを(一見)適当に
線引いてなんなく信号通せるのは魔法のようなもんらしい
電源は買ってきて乗せるだけだし、指定のコンデンサとコイルを
指定のレイアウトで添えるだけだし、制約上の問題で動かして
トラブったらクソ電源だと簡単に罵るだけ。
(内作が難しいのでそうなる)
高周波線路は勝手にいじると社内の技術者からお前がオタンコナス
なんだよと叩かれる
詳細な説明つきでね >>209
仕事で中を見たやつは電源を内作してた…三端子レギュレータで。
スイッチング電源の高周波ノイズを避けたかった模様…。 オシロスレでも質問した内容で申し訳ないのですが…
丸座非絶縁タイプのBNCジャックの取り付けおねじ(3/8-32NEF-2A)は、該当するJIS規格
(C5412)にも明記されてるのですが、これに背中合わせで篏合する(らしい)、
RG58用BNCプラグの(ケーブル側の)めねじは同規格には明記されてませんでした。
大元となってるMIL規格では規定されてるとか、MILにも規定されてなくて、
業界標準としてそうなってるとかと云う事なのでしょうか？ あとパネル用BNCコネクタのD型の穴って、小規模生産されてる方はどうやって
開けてるのでしょうか？
専用のシャーシーパンチがあるのではと思ってるのですけど、探し方が悪いのか
発見出来ず…。
>>212
orz タカチだと、D穴 やってくれると思います。
自分でやるときは、丸穴です。ナットをきつく締めて。 >>213
筐体内で部分的にシールドするのに、
パネルと、シールドボックス的な小型ケースにD穴開けて、D穴用BNCコネクタで
共締めしようとしてるのですが…。
>>214
やっぱり外注？ >>211
それはコネクタのメーカーに聞いたの？
抜き型とか在れば教えてくれるよ。 高いけど。
兎に角、最初はメーカーに聞くのが一番だ。
どうしても分からなければネットでも仕方ないけどね。 >>213
>小規模生産されてる方はどうやって開けてるのでしょうか？
タカチでも板金屋さんでも、自分でゴリゴリやって、いまいちな仕上がりになるよりは
安く綺麗に仕上げてもらえると思う。
加工寸法が決まった翌日が納品日みたいに、むちゃむちゃスケジュールがきついときは
自分でやることもあるけど。 教えてください
矩形波の↓や↑で発生するリンギング(?)は、電線を電気が行ったり来たりする様だと知りました。
この場合、長い電線だと周波数が低く、短いと高いように思います。
電線の長さと周波数の関係はどのような式になるのでしょうか? 電流が行ったり来たり、だと電流がゼロになる瞬間があるよね。
それと観測した事象と矛盾してないかい。 >>213
板金加工やってる工場なんかはすでに金型持ってるので
蹴っ飛ばし(足で踏んで上から力を加える機械)
にセットしてすぐ出来るけどねー おそらく蹴飛ばしは質問者の場合は使えないと思う。
平板だけ加工するなら良いけど、曲げ加工済みの素材だと無理。
手動のパンチでないと対応できないかも。 【ゆる募】Pomonaの3754とかにD穴開けてくれる業者
>>221
MB-S1(not 日立)のD穴とかは手動工具でないと難しいと思う
(MB-S1に限っては製造者(タカチ)に頼めばいいのですが)。 高周波にも使えそうなOP AMP、例えば OPA84xシリーズの代替として、
アナデバのADLシリーズなどが使用できるでしょうか?
OPA84xは抵抗でゲインが設定できますし、温特も悪くありません。
ADLシリーズは、3端子のICであり、ゲインが正確で無いと思いますので、気になっています。
あるいは、上記2つのICは、棲み分けが違うのでしょうか? ありがとうございます。
例えば ADL5544とかの3端子型のアンプです。
ゲイン決定するのはほぼ無理だと思うのです、、 >>226
ADL5544は固定ゲインですねぇ…。
…固定のアッテネータと組み合わせるとかｗ ADL5544は、固定ゲインなんですが、そのゲインを宛てにして良いのか?という話です。
OP AMPなら、2本の抵抗比でゲインを決定できますし、ゲインの変化もないです。
でも固定17dBのアンプを17dBとしていいものかどうか。 MMICね。ゲインは仕様に書いてあるじゃん。
他に仕様書にない使用条件ある？ >>228
アンタが書いてくる情報が少ないから何を気にしてるのかがよくわからんが
一般的な話で進めると、同じ固定ゲインアンプでも、OPAMPと
モノリシックRFAMPじゃあ用途が異なる(あくまでも一般的な話)
ゲインの周波数依存性とか温度依存性とか、ゲインの変化の仕方が全く違うので
同じ土俵で比較することが難しい、というか比較すること自体がナンセンス
RFAMPはゲイン変動が大きいし、個体差もある
正確なゲインが欲しいんだったら、抵抗比で決まるOPAMPにはかなわないよ だいたい、GHzまで使えるOP AMPがあるのか?って話だね。 もともとGB積 200MHzの OPA84xの置き換えとしての話なので、それ程度で良いのかなって気がします。 その元々の要求仕様を満たすのにOPA84Xが使用可能だったとして
そこに用途の違うRFAMPが代用可能かどうかという質問でしたよね。
「仕様がわからなければ使用可能か判断し様が無い」です。 φ1mmくらいの細いセミリジッドでオススメのところありませんか？
以前PASTERNACK使ってたけど、いつの間にか2倍近く値上げされていたので乗り換えを検討してます 教えてください
正体不明のトロイダルコアが沢山あります。
この特性を測定したいのですが、どのようにしたら良いでしょうか？
コアは100MHzの時の抵抗で表されているようですので、
SGで100MHz出力→50Ω→コアに貫通→50Ω受けオシロ という構成で、
オシロの振幅から計算して求める、で良いのでしょうか？ >>236
ネットワークアナライザで測るんじゃないですかね?
>>237
は? 透磁率、最大磁束、電気抵抗、有効断面積、磁路長、etc
コア特性には沢山の項目があるぞ。 適当な線材で1ターン、2ターン、3ターン…と巻いてL値をネットアナで見る。
透磁率とロスから、カタログシートをみてどれか推定する。 初めに「トロイダルコア」と書かれているのでそのつもりで読んでいたら
>コアは100MHzの時の抵抗で...
この記述はEMI除去用のフェライトコアのことにしか思えない EMI除去用のフェライトコアが「トロイダルコア」でも何の問題もない。
てか普通にある。
それよりも、何の特性を測りたいのかが問題だな。分析天秤でμグラムまで正確に
重さを測りたいのかもしれないし。 フェライトビーズ特性はネットアナでみるものなのかな？
村田のSimSurfingでS-Parameter見ても基本特性とは一致しないし
LCRメータで測る方が正しいかも sパラは測定条件を確認しないと何を見てるかわからない。
高Qインダクタの特性がシミュレーションより大幅に悪いと相談を受けたことがあるが、
アジレントの治具で測定したsパラ提供値と、使用条件が全然違うので合わなかっただけだった 家で不労所得的に稼げる方法など
参考までに、
⇒ 『武藤のムロイエウレ』 というHPで見ることができるらしいです。
グーグル検索⇒『武藤のムロイエウレ』"
OKSEZFXWC4 基板で質問があります。
前々から疑問に思っていたのですが、高周波回路の載った基板って、
2層目とかの内層はどのようにするのかなと。
ストリップラインなど50Ωを置くところは2層目が必要ですが、
それ以外の信号パターンは、直下にGNDがあると容量を持つことになるのではないかと思うのです。
だから、ストリップライン以外の2層目は くり抜くのでしょうか? A面と２層目が近すぎるのでストリップラインはあまり使わないな・・・
差動伝送路のときはA面−２層GNDとするけど
マイクロストリップラインではA面-２層くりぬき−３層GNDの方が設計しやすい >247
容量をもって何が悪いのか
gndが近くにないというのは、例えば単線のビニル線を空中にブラブラさせてるのと意味的には同じになる。
それだといかにもノイズ出したり受けたりするだろう。
そういう線がノイズを拾って困ったとしよう。
そのとき君が考えることは、制御線とかでたいした高速信号も通さなければ、ツイストペアにしてコンデンサでも入れて…となるはずだ。
なお、高速な線ならなおさらgndがちゃんとないとヤバイね。
インピーダンスコントロール必要になるかもしれないわけだし >>247
一般的な話で言うと、GND層をくり抜くことはあまりしない
ベタGND層を作るというのは、ストリップライン生成以外に、
シールド性能や信号アイソレーションを確保するという重要な目的もあるから
そこに穴を開けてしまうとスリットになって不要な信号が放射されてしまう
確かに配線の都合で層間移動など、どうしても必要になればやむをえず
抜くことはあるけど、たいていの場合それは悪手になる
結合しては困る配線は無いか、アイソレーション量はどのくらいになるかを
十分に検討した上で手を付けることになる
普通は電磁界シミュレーションなんかを事前にやることが多いと思う ありがとうございます。
仰ることも大変よくわかります。
例えば、50Ωコネクタ====(50Ω)===LCのLPF====(50Ω)===OP AMP という場合、
2層にGNDが欲しいのは、(50Ω)のSLだけだと思うのです。
LCのLPFの直下にGND層があると、寄生のCが付いてfcがずれたりしないかな、
と心配しています。
>gndが近くにないというのは、例えば単線のビニル線を空中にブラブラさせてるのと意味的には同じ
これは、伝送路とGNDの物理的な位置関係が不安定になっているということでしょうか?
それはマズイと思いますが、一定の位置(一定の容量)にすべきだと思います。
またGND層による寄生Cが、回路中で使用しているコンデンサの容量に対して
充分に小さく一定になるようにすべきかと思うのです。
10pFのチップCの直下はGND抜いて
1000pFの直下はGNDOKとか、 そんな切替はしなくてもよいのでしょうか? ディスクリートで高速回路(といっても数100MHzぐらい)を作っている人に
アンプ基板の設計製作をお願いしたときは、「浮遊容量を小さくするために
(4層ではなく)両面にしています」という説明を受けたことがあります。
>>251さんの心配と少し似ている観点かも。 >>251
そこまで理解してるんだったら、定量的な評価をきちんとしましょう
切替するかどうかは、純粋にその影響度で判断すべきであって、
こういう時にはコレ、そういう時にはソレと一律に決められるものではない
すごくザックリとした指標だけど、1mm角で0.2pF、1mm長で1nH
という数字を自分は使ってる >251
ああ、割りとまともな疑問だったわけだ。
まず、内層gndを抜く抜かないの話は周波数、器材、層数などでケースバイケースになる。
例えば、マイクロ波領域のrf基板で0.5mmとか0.8mmの低誘電率基板に若干の制御線、電源線を飛び越えさせるための4層板なんかだったら、2層gndでベタにして終わり。
アナデジ混在とか、高速デジタルで大量の配線引きながら50Ωとか差動100Ωにしないといけない(しかも太い線が欲しい)なら、アナログ50Ωのところだけ2層を抜いて1-3層間で線路を構成するとか 部品の直下のみgndを抜くというのは、手としてはあるが無条件で推奨はできない。
なぜかというとgndの不連続は特性に悪影響を与えるから。
vhfならまあ大丈夫かな。少なくともghz超えでそんなのやってたら電磁界シミュレーションによる確認なしだったら間違いなく突っ返す。
特にvhfと言ったのは、コイルでは確かに直下のgnd抜きが対地容量対策で有効になるとこがあるから。
コイルに対してシャントcが入ると自己共振が下がって大変なんだよね。だから有効性があるのでリスクを犯す ところで、コンデンサに対して小さなコンデンサが追加されたらどんな影響があるだろう？
たとえば10pFに対して0.2pF？
あるいは1pFに対して0.2pFとか。
前者なら誤差の範囲だし、後者なら0.8pFのcをいれときゃすむのではないだろうか というわけで、コンデンサに対してgnd抜くのは意味がない。
しかも、gndに穴を開けると大きなインダクタを入れたような影響がでる。
おまけに不要輻射が出まくる可能性もある(反対にノイズを拾う可能性も)
基本的に何一ついいことがないので、そんなことをするよりかはCを調整でもしておこう >>253
ありがとうございます。
>すごくザックリとした指標だけど、1mm角で0.2pF、1mm長で1nHという数字を
同じのを僕も使っています。
インダクタンスについては、結構まちまちですね。長さほどではないですが幅で変わりますし。
コンデンサについては、ガラス繊維とプレスの関係で、少し変わりますね。 >>254-258
どうもありがとうございます。内容は良く理解できました。
お手間かけてすみませんでした。
いくつか教えてください。
>50Ωとか差動100Ωにしないといけない(しかも太い線が欲しい)なら、
>アナログ50Ωのところだけ2層を抜いて1-3層間で線路を構成する
これは、層間Cが減る分パターンが太くできるからですよね。
50Ωや差動100Ωの電線路で、パターンを太くするのは、どんな場合なのでしょうか?
50や100は信号だと思うので、大電力ではないと思いますし。
>コンデンサに対して小さなコンデンサが追加されたらどんな影響が
説明文章が良くなかったです、すみまん。
直下のストレーはチップコンデンサにも付きますが、
配線パターンにも付くと思うのです。
本来は抵抗だけが直列に入るパターンなのに
CができるのでLPFになるのではないか、ということです。
GNDをメッシュにすることで、インダクタンスも編み目状に接続され、
全体から見るとインダクタンスは ベタと同じくらいになると
思っていますが、これは間違いでしょうか? インダクタンスは１週してなんぼ。グランドだけでは語れない >259
50Ωなら極細でもいいかと言うと、ロスが増える。
RFとデジタル混在する高集積で多層の基板では、1-2層間がやたら薄くなる事が多いので、RF周りだけ2層を抜く。
配線の50Ωというのは、直列Lと並列Cのバランスで決まっているわけで、CがCがと気にするのはなんだかアンバランス。
上で述べたように影響はあるが、それも込みで設計や現物調整する。
(調整の範囲内と言える)
それに対してGNDに穴を開けるのは大罪と思ってよく、その程度の話でやるようなことではない >1-2層間がやたら薄くなる事が多いので、RF周りだけ2層を抜く。
この代わりに、ベタGNDを網のGNDにすれば容量が減って太くできる 素人です、知っていれば教えて下さい
例えば 5GHz以上のLPFを作る場合マイクロストリップラインで可能でしょうか？
入力電力はどのぐらいまで対応可能でしょうか （通過域のみ） 作れると思います。
パターンが太くなるように工夫すれば、1Wとかは平気だと思います。 いやいや、前提条件が少なすぎるから
律儀なことを言うと、263の質問に答えることは難しいと思う
そもそもインピーダンスが示されてないし
(50Ωという仮定をして始めて264のような回答ができる) >>264
>>265
フィルタ入力はmax10W を想定、 送信の最終段に使用します
入出力インピーダンスは50Ωです
カットオフ 4〜5GHz 狙いです
高域は部分的に盛り上がりが出てくるが 15GHz ぐらいまでは -20dB以下にしたいです SMA端子付近のレイアウトで計算ソフトに条件を入力するときの話ですが
信号ラインの両サイドをGNDにした場合は、マイクロストリップラインではなくて
コプレーナの背面GNDありで考えるべきでしょうか？
あと計算ソフトを何種類か試したけど結果が少しずれるんだよなあ
WとHの関係で計算式を変えてるのか、でも W 2H でもなさそう 距離が近いなら純粋なマイクロストリップとはズレるね。gndが近いようなズレかたする。
ソフトによって違うのは、計算式が複数あるから。
wheelerの簡単な奴のほかに色々ある。
それと、市販ソフトなら2dの電磁界ソルバを使うのもあるし >>268
AWRとかHFSSで解析をしたりするけど、処理時間がかかるので毎回はやれないですね
基板厚が1.6mm のときは問題はないが、0.5mm厚になると、インピーダンスの計算が合わなくなるようです >>269
2dなら、すぐなのだけどそれでもダメか
それ以前にsma 端子の接続部付近云々なら接続部の形状入れてフル3d解析だけどな。
hfss持っているなら 高周波の質問があります。教えてください、
共振周波数fo、Q=10のLC共振回路があるとします。
Qは尖り具合だと思いますが、この共振回路にもしfoの1Vの交流を入れると、
10倍になって、10Vが得られると考えて良いのでしょうか?
それとも、減衰するに決まっているけど、特性の尖り具合が10ということでしょうか? >272
受動素子だと、電圧が10倍になっても電流が1/10ななるだけ
(無損失の場合)
だから電力で考える。
電力で見て、完全に無損失なんて理想素子でしか実現できないから必ずロスる。
その上でロスがどれくらいか鋭さがどれくらいかを表している >>272
LCRの直列共振ならCの両端の電圧は10、Lの両端の電圧は10、Rの両端の
電圧は1。
現実にはR分がLやCに含まれているから微妙に変わるけど。 抵抗スプリッターが1チップになったものを探しています。
チップ抵抗アレーで、25Ωや16.7Ωのスター結線のものってありますでしょうか?
〜2GHzくらいで十分なのですが。 >>277
スター型じゃないとダメかい？一般的にはパイ型しかないと思うけど
例えば
横浜電子精工
http://www.yds.co.jp/indexj.html
ここって進工業と合併してたんだね
しばらくご無沙汰だったんで知らなかったよ
http://www.susumu.co.jp/ 2GHzだったら個別にチップ抵抗組み合わせてもいけるでしょ >>278,279
ご紹介ありがとうございました。
ススムにあるんですね。小さくてよさそうです。
でも3ポートしかないみたいで、残念です。
4ポートも欲しいので、バラ抵抗で作ることにします。
ちなみにバラ抵抗を設置する場合、ストリップラインと同様に直下層には、ペアとなるGNDを置くべきでしょうか? >>280
バラ抵抗の間の配線パターンが短ければ、GND層は無くてもよさそう
ヘタに入れると抵抗のランドが寄生容量になるから
まあ、とは言っても分配器だから、微妙なインピーダンス整合も
そんなに気にしなくてもいいかな
2GHz以下だったらベタGNDでもいいかもしれん
4端子平衡型だったらなおさら 普通にマイクロストリップラインを引いてるなら抜いたりしないでベタGNDのままにする >>278
一昔まえアッテネータは横浜電子精工が作ってるとか、進の営業が言ってたような気がする
あるいは抵抗も含めて製造→横浜電子、販売→進工業だったのかもしれない
おなじころ、古い製品で横浜電子の特注品を使ってたのがあって営業呼んだら社長が来たｗ
ここの薄膜のスプリッターもグラウンドはベタのようだな。まーそうしたほうが周特は延びそう >>281-283
どうもありがとうございます。
直下はベタGNDにしてみます。
2分配なら、Yの字型(120度)に抵抗配置にしようと思いますが、
3分配は90度で3分岐するより、下流を各60度にしたほうがいいと考えていますが、
どうでしょうか?
直角分岐は、直角部分で反射が出るような気がするんです。 発想としては悪くないが120度とか細かいことを気にするような周波数ではない。
電磁界シミュレータが無ければ設計できないのだから(実験で比較する余裕が有ればしてもいいが)普通にやったほうがよい。
120度で引き出したあと、コネクタなり何なりは90度単位にするなら結局曲げが生じるがそこは考慮しなくていいのか？
120で引き出すということは分岐点から斜めに素子を配置するが、理想的な線と点でない以上、引き出し部の斜め配線が直角に比べて長ければ余計なLが生じるがそれはいいのか？
とか、トラブルの種だな。 >>285
ありがとうございます。
角部は45度曲げ(135度曲げ)で持って行く予定です。
確かに、安立のパワーデバイダーの中を見ると、らゅうりょくぽーとからのパターンは
すぐにT字路で左右に曲がっているのを思い出しました。(その後は曲線で進んでいきますが)
ありがとうございました PINダイオードをネットで知りました。
RFのATTやSWに使えるようです。
高周波専用の部品ではないと思うので、ATTやSWではなくて、
受信機初段の入力とGND間に入れる過大入力保護とかでも使って良いのでしょうか? >>287
PINダイオードはフツーに高周波部品だぞ
ノイズを出すからNFの厳しい受信機初段にはチト不向きかも
あくまで一般的な話ね レーダーで送受信のアイソレーションが取れない(足りない)時とか使う使わないになったな >>288,289
ご教示ありがとうございました。大変助かりました。
ちなみに、ノイズを出すときは、順方向の時でしょうか?
それとも逆方向の時でしょうか?
ノイズの種類は、ツェナーと同じような広帯域のノイズでしょうか? プリント基板の、表層部品面に設置したストリップラインで、
交差が発生してしまったのですが、うまい交差方法があるでしょうか?
やはり、スルーで反対面に持って行って、通過後に再びスルーで部品面に戻すしか無いでしょうか? >>291
ストリップラインって50Ω線路とか高速信号線じゃないよね？
一般配線なら片方を背面に持ってくとか、0Ω抵抗をつけて、部品の間に線通すとか。
50Ω線路なら、そういうブリッジがあったけど今手にはいるかは知らない。
何年か前マックエイトのブースで見た気がする ありがとうございます。
インピーダンスは50です。
幅5nsくらいのパルスを通したいです。
交差する部品があるんですね。
参考になりました。ありがとうございました MSLで疑問があるんだが、部品面から半田面に電線路の途中で切り返すことって、
よくやられる事なのだろうか?
スルーホールの部分の反射に目をつむれば、有りなんだろうか おっしゃるように、切り返し部分だけ気をつければ、ある程度は行けると思う。
しかし、遠回しになっても良いので、なんとか交差無しにするアートワークを考えた方が良い気がする。 ■ このスレッドは過去ログ倉庫に格納されています
