アナログ高周波回路、設計4課 [無断転載禁止]©2ch.net
■ このスレッドは過去ログ倉庫に格納されています
実際に試作するまでは動作が分からない高周波回路。
1本の電線がインダクタンスに見えるあなた。円の中心が50Ωに見える君。
RFはローデかHP、コネクタはHUBER+SUHNER以外はないと思ってるマニアさん。
回路図からは見えない、基板板上の分布定数と戦っている苦労話など、語って下さい。
高周波の関係する話なら、何でもどうぞ。
電気電子の一般的な質問は、専用スレがありますので、そちらで聞いてください。 >>163
ttps://rio2016.5ch.net/test/read.cgi/denki/1482535144/658n >>160
高周波用アクティブプローブの出力って50Ωで受けるんじゃないのか? >>166
テクトロ設定端子対応のBNCに繋がる専用アクティブプローブだったら
自動的に50Ωに設定されるから、ユーザーは気付いていないとか、かな。 >>167
気がつかないって。。。
大丈夫なのか、そんな基本的なこと知らなくて?
俺は、数十MHz以上だとオシロのHiZ入力は
当てにならないと思ってるんだけど 最近は給電も兼ねた専用プローブ&自動設定なので、
50Ωで使っていることを忘れてしまっていたようだ……
そういえば昔、給電コネクタが別になったアクティブプローブ使ったときは、
入力を手動で50Ωに設定していたような気がするな。
>高周波ってスレに書く人でも50Ω入力がないオシロ使うの?
もしかしてこの元の質問は、アクティブプローブを使うかどうかを聞いているのか? >>169
最初の質問は俺だけど
問題は入力負荷以外にもある。
俺は、広帯域信号のHiZケーブル伝送時の特性を信じていない。
だから、50Ω入力を持たないオシロは、メーカーから、
高周波で使うつもりは無いですよね?
って言われてる気がするんだ。
偏見か? >>169
>もしかしてこの元の質問は、アクティブプローブを使うかどうかを聞いているのか?
そうではなくて、>>168さんがが書いているように、
「数十MHz以上だとオシロのHiZ入力は当てにならない(と思う)」
ではないですかね。
↓こんな感覚の人は多いと思います。俺もそうでした。わはは。
「アナログテスターって20kΩ/Vぐらいでしょ? 入力抵抗が低すぎて使い物にならないよ。
その点デジタルテスターなら10MΩぐらいあるでしょ?やっぱりそれぐらいはないと。
オシロ? 10:1プローブなら10MΩだし、たいていの回路には影響ないよね!」 書いている間に>>170が登場してきていた。
>俺は、広帯域信号のHiZケーブル伝送時の特性を信じていない。
そんなものなんですかね…
とりあえず、○○MHzのパッシブプローブを低インピーダンス信号源に接続したときには
○○MHzの帯域は保証されていて、位相がへんてこなことにはならないと思ってるのですが。
50Ω入力がビルトインされていれば良いのはもちろんなのですが、オシロを作る側からみれば
面倒なことが多いような気がします。
それと昔の話ですが、共同で使っていたアナログオシロの50Ω入力が切れているものがいくつか
ありました。あれって保護回路とかヒュースとか入ってなかなったのかな。
扱いが粗そうなところにはメンテナンス性の問題から採用しにくいのかもしれないと思いました。 >>172
プローブ調整なんて1kHz位の矩形波入れるだけだろ?
そんなんで100MHzまでどんな特性になるか保証出来るのか? >>172でプローブの調整なんて話を書いたっけ?
そう読めるところがあったとしても、俺にはそういう意図はありません。 おまえらおちつけ
ただのコミュニケーション不全だ
ややこしいネタを3行以下で扱うのは無理がある >>173
ちゃんと書くとだな、
HiZ入力するときはプローブ使うんだろ?
プローブ使うとさっきの話のように、特性がどうなってるか分からんという話になる。
プローブ使わないなら測定回路と何で繋ぐか教えてくれ。 >プローブ使うとさっきの話のように、特性がどうなってるか分からんという話になる。
「さっきの話」
とは、
「プローブ調整なんて1kHz位の矩形波入れるだけだろ? そんなんで100MHzまでどんな特性になるか保証出来るのか?」
ですか? >>177
アンカー打ってるんだし他に解釈しようが無いだろう。 >>178
その方法での容量の補償の調整は長いあいだの実績があるわけで、俺は信頼性があると思っています。
で、この調整が実施されたプローブについて、入力容量に起因するもの以外の伝送特性が信用ならならいとするわけですね。
同一レベルの懐疑主義を適用するとして、代わりに使うであろう50Ωのケーブルや、オシロ本体の方は信用ができるんでしょうか。
測定器については、どこかで信用しないと測定そのものが成立しないように思います。 50Ωのケーブルは、50Ωと言う特性インピーダンスを持ち、50Ωインピーダンスのオシロ入力に繋ぐ。
結果としてケーブルの端からも50Ωに見えて、自然な分布定数の伝送路として扱える。
それに対し、HiZのケーブルがオシロの入力インピーダンスに繋がれた時どのように機能するんだ?
オシロの入力容量は物によって違い、ケーブルインピーダンスもプローブによって違う。
それをプローブ先端のトリマCで補償できるのは、どう言う理屈なんだ?
仮に100MHzのオシロだとしても、100MHz以上がズバッと消えるわけじゃない。
ガウシアン特性だと200MhzでもDCの1/4程度の感度はあるはず。
このくらいの領域の高周波が波形観測に大きな影響与えてるぞ。 テクトロの公開技術文書に初心者向けのオシロ基礎講座があるから見るといいよ。 オシロのアナログとデジタルでは高い周波数が入った時の挙動が全然違うなー >>181
そういう影響が少ない領域で使うか、影響を織り込んで使うものだよ。
100MHz帯域なら10MHzぐらいまで影響を無視して使える。
そもそもオシロは定性的測定器だから厳密に減衰、応答を見たいならそれなりの計測システムを使うべき。 高周波関係の入門書や教科書でおすすめのものを教えて下さい。
そこを抜けた人が読むべき…中級者向けのものも。 チップ部品のLとCを使ったBPFを作っています。周波数は150MHzくらいです。
難しい計算は分からないのですが、計算サイトで定数は出せるので重宝しています。
バラックですがその通りに作ったら それなりの減衰が出ています。
これを基板の上にちゃんと作るとき、
BPF部品の下の層、例えば4層基板なら2層目は、どのようにすれば良いでしょうか?
・BPFの部品の下の層はGNDにすべき。でも静電容量が出そう。150MHzなら問題なし?
・BPFの部品の下の層は抜くべき。ストレーを排除するため。
などです。
宜しくおねがいます。 1−2層間は近いので抜いて、3層ベタGND、4層もできればGNDにするかなー Lの下にあまりGNDが近いと容量が効いてきて自己共振周波数が大幅に低下することがある。
まずはL2層との距離がどうなっているかを確認する必要がある。
コンマ1とか2だとかなり近いのでリスクをともなうが、
RF部でインピーダンス制御してる場合線が細くなりすぎるから
厚みを持たせている(0.5mm)とかなら大丈夫かな
もうひとつは村田の高Q品なんかを見ると、下駄を履かせて基板から
コイル部が離れてる構造のがある。こらならL2抜かなくても大丈夫。 小型高密度実装で層間は薄く、50Ω線路もやたら細く、ギチギチに
詰め込んでいる場合はL2を抜くしかない場合もある。
その時に部品の直下だけ抜く場合は、穴の下に他の配線が潜り込まない
ように注意する必要がある。
できればそのエリアまとめてL2を抜いてL3かL4をGNDにしたら
中間層は配線禁止エリアにして他ブロック配線との交差を防ぎたい あと、部品の特性は測定条件が書いてあるだろうからそれを見ておくのがよい
SパラとかGNDの影響が含まれてるので、測定基板や治具を確認しておくこと >>190-193
どうもありがとうございました。
やはり、GNDは遠ざける、ですね。L2は抜くようにします。
どうもありがとうございました。 「高周波回路設計ノウハウ」って、このスレではどう評価されてるのでしょうか?
ttp://www.cqpub.co.jp/hanbai/books/30/30781.htm いまどきの高周波回路は集積化されてIC内部で処理される
メーカーからリファレンス回路・基板パターン・部品表が提供されるので
ノウハウがなくてもそこそこの品質が得られて有り難くもあり寂しくもあり…
ということで今から極めるならアンテナシミュレーション設計ノウハウかな? アンテナと言っても小型、広帯域、大開口、アレイと色々ありすぎて大変だぞ >>195
高校の期には買っていた本。基礎はなにも変わっていない。 >基礎はなにも変わっていない。
だからアナログ回路好きだ >>195
存在をすっかり忘れてたが、いま探したら手元にあった
新入社員のころに買ったんだと思う
ディスクリート回路のオンパレードで、今となっては内容が
だいぶ陳腐化してしまってるが、理論としてはまだ通用する
ただ、今どきの若いやつらはいかにも興味持たなさそうだな〜
LSIとかSoCをいじってるレベルだとこんな技術はほとんど必要ないもんな うちにもあるわ
シーレクトロの貫通端子にあこがれた p86にノウハウの隠し方に触れた部分があるけど、皆さんも意識されてるのでしょうか?
>>201
リーダー電子の方だそうです。 >>203
回路図の書き方のことを言ってるんだとすれば
それもある意味、今は廃れた「ノウハウ」かもしれんな
昔のおおらかな時代のやり方だ
実装上のポイントを回路図に暗喩で表現するなどといった、
読み手によって解釈が変わってくるようなあいまいなやり方は今は通用しない
回路図とは別に実装指示書や基板レイアウト指示書を作って
誰が見ても同じ作り方になるようにするのが今のトレンドだと思う
P86に書いてあることがダメだと否定しているわけではないので誤解なきよう >>201
仕事でだけど会ったことあるよ。
その後、会社を変わったと思う。 高周波のできる人が、電子の世界では最も知識が高いって、先輩が言っていた。
そんなものでしょうか? 長い経験と深い知識が要求されるのは電源とメカトロの2巨頭だと思ってた… >206
高周波(だけやってる)の人間なら間違いなくそう言うであろうな
デジタル屋からするとやっぱり5HGzとか10GHzを(一見)適当に
線引いてなんなく信号通せるのは魔法のようなもんらしい
電源は買ってきて乗せるだけだし、指定のコンデンサとコイルを
指定のレイアウトで添えるだけだし、制約上の問題で動かして
トラブったらクソ電源だと簡単に罵るだけ。
(内作が難しいのでそうなる)
高周波線路は勝手にいじると社内の技術者からお前がオタンコナス
なんだよと叩かれる
詳細な説明つきでね >>209
仕事で中を見たやつは電源を内作してた…三端子レギュレータで。
スイッチング電源の高周波ノイズを避けたかった模様…。 オシロスレでも質問した内容で申し訳ないのですが…
丸座非絶縁タイプのBNCジャックの取り付けおねじ(3/8-32NEF-2A)は、該当するJIS規格
(C5412)にも明記されてるのですが、これに背中合わせで篏合する(らしい)、
RG58用BNCプラグの(ケーブル側の)めねじは同規格には明記されてませんでした。
大元となってるMIL規格では規定されてるとか、MILにも規定されてなくて、
業界標準としてそうなってるとかと云う事なのでしょうか? あとパネル用BNCコネクタのD型の穴って、小規模生産されてる方はどうやって
開けてるのでしょうか?
専用のシャーシーパンチがあるのではと思ってるのですけど、探し方が悪いのか
発見出来ず…。
>>212
orz タカチだと、D穴 やってくれると思います。
自分でやるときは、丸穴です。ナットをきつく締めて。 >>213
筐体内で部分的にシールドするのに、
パネルと、シールドボックス的な小型ケースにD穴開けて、D穴用BNCコネクタで
共締めしようとしてるのですが…。
>>214
やっぱり外注? >>211
それはコネクタのメーカーに聞いたの?
抜き型とか在れば教えてくれるよ。 高いけど。
兎に角、最初はメーカーに聞くのが一番だ。
どうしても分からなければネットでも仕方ないけどね。 >>213
>小規模生産されてる方はどうやって開けてるのでしょうか?
タカチでも板金屋さんでも、自分でゴリゴリやって、いまいちな仕上がりになるよりは
安く綺麗に仕上げてもらえると思う。
加工寸法が決まった翌日が納品日みたいに、むちゃむちゃスケジュールがきついときは
自分でやることもあるけど。 教えてください
矩形波の↓や↑で発生するリンギング(?)は、電線を電気が行ったり来たりする様だと知りました。
この場合、長い電線だと周波数が低く、短いと高いように思います。
電線の長さと周波数の関係はどのような式になるのでしょうか? 電流が行ったり来たり、だと電流がゼロになる瞬間があるよね。
それと観測した事象と矛盾してないかい。 >>213
板金加工やってる工場なんかはすでに金型持ってるので
蹴っ飛ばし(足で踏んで上から力を加える機械)
にセットしてすぐ出来るけどねー おそらく蹴飛ばしは質問者の場合は使えないと思う。
平板だけ加工するなら良いけど、曲げ加工済みの素材だと無理。
手動のパンチでないと対応できないかも。 【ゆる募】Pomonaの3754とかにD穴開けてくれる業者
>>221
MB-S1(not 日立)のD穴とかは手動工具でないと難しいと思う
(MB-S1に限っては製造者(タカチ)に頼めばいいのですが)。 高周波にも使えそうなOP AMP、例えば OPA84xシリーズの代替として、
アナデバのADLシリーズなどが使用できるでしょうか?
OPA84xは抵抗でゲインが設定できますし、温特も悪くありません。
ADLシリーズは、3端子のICであり、ゲインが正確で無いと思いますので、気になっています。
あるいは、上記2つのICは、棲み分けが違うのでしょうか? ありがとうございます。
例えば ADL5544とかの3端子型のアンプです。
ゲイン決定するのはほぼ無理だと思うのです、、 >>226
ADL5544は固定ゲインですねぇ…。
…固定のアッテネータと組み合わせるとかw ADL5544は、固定ゲインなんですが、そのゲインを宛てにして良いのか?という話です。
OP AMPなら、2本の抵抗比でゲインを決定できますし、ゲインの変化もないです。
でも固定17dBのアンプを17dBとしていいものかどうか。 MMICね。ゲインは仕様に書いてあるじゃん。
他に仕様書にない使用条件ある? >>228
アンタが書いてくる情報が少ないから何を気にしてるのかがよくわからんが
一般的な話で進めると、同じ固定ゲインアンプでも、OPAMPと
モノリシックRFAMPじゃあ用途が異なる(あくまでも一般的な話)
ゲインの周波数依存性とか温度依存性とか、ゲインの変化の仕方が全く違うので
同じ土俵で比較することが難しい、というか比較すること自体がナンセンス
RFAMPはゲイン変動が大きいし、個体差もある
正確なゲインが欲しいんだったら、抵抗比で決まるOPAMPにはかなわないよ だいたい、GHzまで使えるOP AMPがあるのか?って話だね。 もともとGB積 200MHzの OPA84xの置き換えとしての話なので、それ程度で良いのかなって気がします。 その元々の要求仕様を満たすのにOPA84Xが使用可能だったとして
そこに用途の違うRFAMPが代用可能かどうかという質問でしたよね。
「仕様がわからなければ使用可能か判断し様が無い」です。 φ1mmくらいの細いセミリジッドでオススメのところありませんか?
以前PASTERNACK使ってたけど、いつの間にか2倍近く値上げされていたので乗り換えを検討してます 教えてください
正体不明のトロイダルコアが沢山あります。
この特性を測定したいのですが、どのようにしたら良いでしょうか?
コアは100MHzの時の抵抗で表されているようですので、
SGで100MHz出力→50Ω→コアに貫通→50Ω受けオシロ という構成で、
オシロの振幅から計算して求める、で良いのでしょうか? >>236
ネットワークアナライザで測るんじゃないですかね?
>>237
は? 透磁率、最大磁束、電気抵抗、有効断面積、磁路長、etc
コア特性には沢山の項目があるぞ。 適当な線材で1ターン、2ターン、3ターン…と巻いてL値をネットアナで見る。
透磁率とロスから、カタログシートをみてどれか推定する。 初めに「トロイダルコア」と書かれているのでそのつもりで読んでいたら
>コアは100MHzの時の抵抗で...
この記述はEMI除去用のフェライトコアのことにしか思えない EMI除去用のフェライトコアが「トロイダルコア」でも何の問題もない。
てか普通にある。
それよりも、何の特性を測りたいのかが問題だな。分析天秤でμグラムまで正確に
重さを測りたいのかもしれないし。 フェライトビーズ特性はネットアナでみるものなのかな?
村田のSimSurfingでS-Parameter見ても基本特性とは一致しないし
LCRメータで測る方が正しいかも sパラは測定条件を確認しないと何を見てるかわからない。
高Qインダクタの特性がシミュレーションより大幅に悪いと相談を受けたことがあるが、
アジレントの治具で測定したsパラ提供値と、使用条件が全然違うので合わなかっただけだった 家で不労所得的に稼げる方法など
参考までに、
⇒ 『武藤のムロイエウレ』 というHPで見ることができるらしいです。
グーグル検索⇒『武藤のムロイエウレ』"
OKSEZFXWC4 基板で質問があります。
前々から疑問に思っていたのですが、高周波回路の載った基板って、
2層目とかの内層はどのようにするのかなと。
ストリップラインなど50Ωを置くところは2層目が必要ですが、
それ以外の信号パターンは、直下にGNDがあると容量を持つことになるのではないかと思うのです。
だから、ストリップライン以外の2層目は くり抜くのでしょうか? A面と2層目が近すぎるのでストリップラインはあまり使わないな・・・
差動伝送路のときはA面−2層GNDとするけど
マイクロストリップラインではA面-2層くりぬき−3層GNDの方が設計しやすい >247
容量をもって何が悪いのか
gndが近くにないというのは、例えば単線のビニル線を空中にブラブラさせてるのと意味的には同じになる。
それだといかにもノイズ出したり受けたりするだろう。
そういう線がノイズを拾って困ったとしよう。
そのとき君が考えることは、制御線とかでたいした高速信号も通さなければ、ツイストペアにしてコンデンサでも入れて…となるはずだ。
なお、高速な線ならなおさらgndがちゃんとないとヤバイね。
インピーダンスコントロール必要になるかもしれないわけだし >>247
一般的な話で言うと、GND層をくり抜くことはあまりしない
ベタGND層を作るというのは、ストリップライン生成以外に、
シールド性能や信号アイソレーションを確保するという重要な目的もあるから
そこに穴を開けてしまうとスリットになって不要な信号が放射されてしまう
確かに配線の都合で層間移動など、どうしても必要になればやむをえず
抜くことはあるけど、たいていの場合それは悪手になる
結合しては困る配線は無いか、アイソレーション量はどのくらいになるかを
十分に検討した上で手を付けることになる
普通は電磁界シミュレーションなんかを事前にやることが多いと思う ありがとうございます。
仰ることも大変よくわかります。
例えば、50Ωコネクタ====(50Ω)===LCのLPF====(50Ω)===OP AMP という場合、
2層にGNDが欲しいのは、(50Ω)のSLだけだと思うのです。
LCのLPFの直下にGND層があると、寄生のCが付いてfcがずれたりしないかな、
と心配しています。
>gndが近くにないというのは、例えば単線のビニル線を空中にブラブラさせてるのと意味的には同じ
これは、伝送路とGNDの物理的な位置関係が不安定になっているということでしょうか?
それはマズイと思いますが、一定の位置(一定の容量)にすべきだと思います。
またGND層による寄生Cが、回路中で使用しているコンデンサの容量に対して
充分に小さく一定になるようにすべきかと思うのです。
10pFのチップCの直下はGND抜いて
1000pFの直下はGNDOKとか、 そんな切替はしなくてもよいのでしょうか? ディスクリートで高速回路(といっても数100MHzぐらい)を作っている人に
アンプ基板の設計製作をお願いしたときは、「浮遊容量を小さくするために
(4層ではなく)両面にしています」という説明を受けたことがあります。
>>251さんの心配と少し似ている観点かも。 >>251
そこまで理解してるんだったら、定量的な評価をきちんとしましょう
切替するかどうかは、純粋にその影響度で判断すべきであって、
こういう時にはコレ、そういう時にはソレと一律に決められるものではない
すごくザックリとした指標だけど、1mm角で0.2pF、1mm長で1nH
という数字を自分は使ってる >251
ああ、割りとまともな疑問だったわけだ。
まず、内層gndを抜く抜かないの話は周波数、器材、層数などでケースバイケースになる。
例えば、マイクロ波領域のrf基板で0.5mmとか0.8mmの低誘電率基板に若干の制御線、電源線を飛び越えさせるための4層板なんかだったら、2層gndでベタにして終わり。
アナデジ混在とか、高速デジタルで大量の配線引きながら50Ωとか差動100Ωにしないといけない(しかも太い線が欲しい)なら、アナログ50Ωのところだけ2層を抜いて1-3層間で線路を構成するとか 部品の直下のみgndを抜くというのは、手としてはあるが無条件で推奨はできない。
なぜかというとgndの不連続は特性に悪影響を与えるから。
vhfならまあ大丈夫かな。少なくともghz超えでそんなのやってたら電磁界シミュレーションによる確認なしだったら間違いなく突っ返す。
特にvhfと言ったのは、コイルでは確かに直下のgnd抜きが対地容量対策で有効になるとこがあるから。
コイルに対してシャントcが入ると自己共振が下がって大変なんだよね。だから有効性があるのでリスクを犯す ところで、コンデンサに対して小さなコンデンサが追加されたらどんな影響があるだろう?
たとえば10pFに対して0.2pF?
あるいは1pFに対して0.2pFとか。
前者なら誤差の範囲だし、後者なら0.8pFのcをいれときゃすむのではないだろうか というわけで、コンデンサに対してgnd抜くのは意味がない。
しかも、gndに穴を開けると大きなインダクタを入れたような影響がでる。
おまけに不要輻射が出まくる可能性もある(反対にノイズを拾う可能性も)
基本的に何一ついいことがないので、そんなことをするよりかはCを調整でもしておこう >>253
ありがとうございます。
>すごくザックリとした指標だけど、1mm角で0.2pF、1mm長で1nHという数字を
同じのを僕も使っています。
インダクタンスについては、結構まちまちですね。長さほどではないですが幅で変わりますし。
コンデンサについては、ガラス繊維とプレスの関係で、少し変わりますね。 >>254-258
どうもありがとうございます。内容は良く理解できました。
お手間かけてすみませんでした。
いくつか教えてください。
>50Ωとか差動100Ωにしないといけない(しかも太い線が欲しい)なら、
>アナログ50Ωのところだけ2層を抜いて1-3層間で線路を構成する
これは、層間Cが減る分パターンが太くできるからですよね。
50Ωや差動100Ωの電線路で、パターンを太くするのは、どんな場合なのでしょうか?
50や100は信号だと思うので、大電力ではないと思いますし。
>コンデンサに対して小さなコンデンサが追加されたらどんな影響が
説明文章が良くなかったです、すみまん。
直下のストレーはチップコンデンサにも付きますが、
配線パターンにも付くと思うのです。
本来は抵抗だけが直列に入るパターンなのに
CができるのでLPFになるのではないか、ということです。
GNDをメッシュにすることで、インダクタンスも編み目状に接続され、
全体から見るとインダクタンスは ベタと同じくらいになると
思っていますが、これは間違いでしょうか? インダクタンスは1週してなんぼ。グランドだけでは語れない >259
50Ωなら極細でもいいかと言うと、ロスが増える。
RFとデジタル混在する高集積で多層の基板では、1-2層間がやたら薄くなる事が多いので、RF周りだけ2層を抜く。
配線の50Ωというのは、直列Lと並列Cのバランスで決まっているわけで、CがCがと気にするのはなんだかアンバランス。
上で述べたように影響はあるが、それも込みで設計や現物調整する。
(調整の範囲内と言える)
それに対してGNDに穴を開けるのは大罪と思ってよく、その程度の話でやるようなことではない >1-2層間がやたら薄くなる事が多いので、RF周りだけ2層を抜く。
この代わりに、ベタGNDを網のGNDにすれば容量が減って太くできる 素人です、知っていれば教えて下さい
例えば 5GHz以上のLPFを作る場合マイクロストリップラインで可能でしょうか?
入力電力はどのぐらいまで対応可能でしょうか (通過域のみ) ■ このスレッドは過去ログ倉庫に格納されています