【Verilog】 記述言語で論理設計Project14 【VHDL】 [無断転載禁止]©2ch.net
レス数が1000を超えています。これ以上書き込みはできません。
HDLの処理系も、それを実際に動かすシミュレータ・評価基板も、
安価で入手できるようになってきました。
このスレが目に入ったお嬢さん! HDLで何か作って遊んでみませんか。
日曜工作のHDL書き、学生さん、プロの方、主婦の方、カキコお待ちしております。
関連情報は >2-10 あたり。
入れ食いキーワード
・Nios、MicroBraze
・Artix-7、Kintex-7、Virtex-7、ハードコアCPU内蔵 Zynq-7000
前スレ (直近スレのみ)
2012/11/03〜 【Verilog】 記述言語で論理設計Project12 【VHDL】
http://uni.2ch.net/test/read.cgi/denki/1351913871/
2011/12/07〜 Project11
http://uni.2ch.net/test/read.cgi/denki/1323187568/
2010/09/17〜 Project10
http://kamome.2ch.net/test/read.cgi/denki/1284652343/
※前スレ
http://rio2016.2ch.net/test/read.cgi/denki/1394091422/ 面白いのは、非同期 set/rst 付きのFFを合成させた場合
トランス・ペアレントLATCH + XOR の追加で逃げてる
Warnnig 出るから、何だろうと思って追ってみたら
自ら合成した箇所で、Warnnig 出してたな >「ASICは無理、出来ません。resetがついてないので、、、」
んー。俺のお得意さんにこんなことを言ったら「重大な瑕疵」って言われそうだ。 ループの回数の上限ってなにで決まるんですか？
ループが多すぎるってシンセサイズのエラーが出ました。 ふむ。
>3か月ほどかかります」ということで、納期が稼げる。実際にはマクロで3分で変更できるから
この「3分」という見積もりがいつも外れて3カ月4カ月かかるようだと、
「あらゆる仕事をゴッソリ取れる。しかし、取ったはいいがFPGAで納期見積もりを 失敗した上に…」と愚痴りたくなるだろな。 >>970
お前みたいな害虫に当たらないことを願うばかりだ >974
恐れている者のところに弾は飛んでいく。よろしこ！ >973
急がば回れ。見積もり失敗は成功の母。そのうちガッポリ取り返す。 ＞んー。俺のお得意さんにこんなことを言ったら「重大な瑕疵」って言われそうだ。
ケツのアナの小さい害虫にはケツのアナの小さい客。類は友を呼ぶ。 ＞仕事舐めてんなてめぇ
仕事は呑んでかかる。くってかかるの下等。
しかし舐めてかかると痛い目に合うのがFPGA。 誠意を込めてレスしたいのだが、返信の難しいレスが多いな。 >>964
＞４は省略できないリセット たとえば1msec間反応が無かったらカウンタを０にしなければならないというようなリセット。
ああ、勘違いしているのね。
相手のデバイスからリセットが来て、解除されたあと1ms以内に相手が通信を始める。
その場合にリセットをコンフィグにしていると、例えばコンフィグに10msかかると相手のデバイスは通信できないでしょ。
>>956
＞デバイスが変わればそもそもソースをコンパチで使えるということはないので、
デバイス固有の機能を使っていなければそのまま使えるよ。
固有の機能を使っていても同じデバイスや同じシリーズならそのまま使えることが多いし。
>>966
カウンタなんかでもFFの前後にNotでいいのか。なるほど。
試さんですんだ。THX。 >981
それは勘ちがいだな。
４はConfigしてはいけないリセットだから、、、
４は配線を省略できないリセット
たとえば1msec間反応が無かったらカウンタを０にしなければ ならないというようなリセット。だからConfigで代用はできない。だから最初から４は問題外としている。
４はグローバルリセットしてはいけないもの。だから当然Configで代用はできないもの。 >>982
グローバルかどうかはこの際あまり関係なくて要するにリセットが省略できないケースがあるということ。
今回はコンフィグ時間問題ならないからということで全部リセット省略して作った後に、次の設計でリセットが必要で以前作ったリセットなしのモジュールを使おうとしてもそのままでは使えない、となる可能性があるよ。
マクロ作戦はありかもしれないが、相当そのマクロに自信がないと、結局マクロが意図通り働いているか確認して回ることになる。
QuartusではFFはリセット値でPower upするらしいから、原理的にはリセット記述をしておいてリセットのポートをネゲートしておけばコンフィグ後正しく動作することになるのかなぁ。
んーでもようやらんなぁ。 ＞グローバルかどうかはこの際あまり関係なくて要するにリセットが省略できないケースがあるということ。
＞今回はコンフィグ時間問題ならないからということで全部リセット省略して作った後に、次の設計でリセット
＞が必要で以前作ったリセットなしのモジュールを使おうとしてもそのままでは使えない、となる可能性があるよ。
ないとおもうよ。
リセットの種別を分類して話をしないと混乱するよ。あなたは全部をひっくるめてリセットという言葉でいうので
混乱してると思うよ。
２のリセットなのか３のリセットなのか４のリセットなのかを区別して、書いてごらんよ。
２のリセットと４のリセットが問題外というのは分るよね。
話の内容からして３のタイプのリセットと４のタイプのリセットが混乱してるのではない？
１. ４のリセットは３のリセットでは代用できない。だから省略も変更もできない。
2. ３のリセットは２のリセットで代用できる。
この２点の意味がわかる？
だから反対意見を言うなら、２の判例を出さないと駄目でしょ。1例でいいので例を挙げないとだめですよ。 3と4は記述としては全く同じじゃない？
違うなら実際のコードで例を出してほしい。 １．マイコンとFPGAつなぐからFPGAよろしく。通信はSPI。電源ONのあと1秒後に動くよ。
２．よーし。SPIの通信モジュールリセットなしで作っちゃうぞ〜
３．動作も良好。完了！
４．1か月後、新プロジェクト。
５．マイコンとFPGAつなぐからFPGAよろしく。通信はSPI。リセット解除後1msで動くよ。リセットはマイコンが好きに動かすよ。前作ったからすぐできるよね？
６．リセットないΣ(ﾟДﾟ|||)…
これでOK？
SPIくらいならどうということないけどでかいモジュールだと困るでしょ。 敢てそういう例を挙げるのであれば、そのタイプが４タイプのリセットってこと
だけどね。つまり避けられないリセット。
受注してやる場合にモジュール単位で受注する業態ならそういうことはあるかも
しれないね。
でもシステムとかボード単位だとないでしょ。電源ONした後でリセットが必要な
ケースはまずないね。
でかいモジュールをマイコンでドンドンリセットするなんてことはありえない。
それが急に仕様的に1msecになるなんてないよ。リセットが常時必要なら仕様の中に
リセットが入ってる。
それはリセットという名をつけてもコマンドだよ。つまりリセットコマンドだね。
３のリセットというのは緊急回復とか異常回復しょりだよ。それをマイコンのポート
に繋いで常時頻繁にON/OFFするなんてことはしてはならないでしょ。それをやりたい
ならコマンドにしなくてはいけない。
それにSPIにリセットいる？ いらないでしょ。SPIにリセットなんか付けたことない。 例えばパソコンを再起動したら各デバイスやバスにリセットがかかるよ。
いつリセットが来るかなんて教えてくれない。
もちろんリセットボタンを押してもリセットがかかる。
通信プロトコルの途中ならリセットしないとリセット後の通信が正しく確立しないし、デバイスの内部状態だってリセットせずに前の状態のままだと困るでしょ。
なぜ自信満々でないと言い切れるのか不思議だ。
まあ、趣味でやっているのだろうから好きに作ったらいいけど。 んー。
ID:CvKg6enZ はその経験の中でそれで十分だと考えていて
ID:QyR6HXT9 はそれでは十分ではないと言ってるのだよな。
たいていの場合、何かを狭くして「十分」というときには何かが欠けてしまっている。
その欠けているものが重大なものなのか取るに足らないものなのかの判断は主観に依存することが多いと思う。
ID:QyR6HXT9 が、ID:CvKg6enZ を説き伏せることはムリだろし、価値観を共有できない人に、ID:CvKg6enZ が
自分の信じるものを納得させるのもムリ。
仕事だったら、お客さんか上司の判断を仰ぐとかしないといけないし、そういう第三者がいないプロジェクトで
同僚とこんなやりとりになったら、すげえ面倒だ。(あ。嫌なことを思い出した。ヤレヤレ)
この話題は ID:CvKg6enZ が広場の中心でマイクを持って主張を始めたところに、とおりがかった ID:QyR6HXT9 が
それはどうなん?って感じで声をかけたようなものだと思う。どこぞの政治家の演説に論戦をふっかけたって、
その政治家の意見はかわらん。適当なところで、ID:QyR6HXT9 は引いた方が良いと思う。 ＞例えばパソコンを再起動したら各デバイスやバスにリセットがかかるよ。
＞いつリセットが来るかなんて教えてくれない。
＞もちろんリセットボタンを押してもリセットがかかる。
Config resetで問題ないと思うが、、、パソコンの立ち上がるまでに腐るほど
時間がある。
＞通信プロトコルの途中ならリセットしないとリセット後の通信が正しく確立しないし、
そういうある意味不完全なモジュールは当然リセットが必要だね。
イニシャル以前にしばしばハングとかあるのでしょう。
プロトコル中断は基本的にはタイムアウトで自動リセットするから自分の場合は
ハングなんかさせない。
ウオッチドグも入ってる。そこそこ完全なシステムを作っておけばいらないとおもうよ。
＞デバイスの内部状態だってリセットせずに前の状態のままだと困るでしょ。
困る場合はリセットを入れる。しかし殆どこまらないのではないかな。
最悪困った時はConfigリセットでいい。 ＞その政治家の意見はかわらん。適当なところで、ID:QyR6HXT9 は引いた方が良いと思う。
政治とは違うよ。できない例が一つでもあれば終わりだからね。その例をだせれば
其のときは君の勝。 打ち負かしたら気分が最高になると思う。
かなり有利な立ち位置にあるのに、すこしは考えてみてよ。 なぜパソコンリセットの例がでるんだろ。
ろくに考えもせずにリセットは絶対に必要だと思い込んでるのではない？
それとも勘ちがいしてるのかな？ Configで代用するというのは理解してるよね。
もんだいは一寸時間がかかるってことくらいだから、パソコンリセットとの同期を
例にするのが意味不明だ。 ＞Config resetで問題ないと思うが、、、パソコンの立ち上がるまでに腐るほど時間がある。
操作できるようになるまでは時間がかかるけど、リセット解除後かなり早い段階からBIOSがどんなデバイスがいるか見に来るのよ。
＞その政治家の意見はかわらん。適当なところで、ID:QyR6HXT9 は引いた方が良いと思う。
そうだね、この辺にしとくよ。
うーん、自分で手を動かして、既存の考えにとらわれず新しい方法を検討する姿勢は素晴らしいと思うんだけどね… ＞操作できるようになるまでは時間がかかるけど、リセット解除後かなり早い段階からBIO＞Sがどんなデバイスがいるか見に来るのよ。
ああ、そういうレベルのボードをイメージしていたのか。PCIとかね。
それならわかる。そういう場合はConfigで代用は無理かもね。
確かにそういう美味しいボードばかりを作っているとそう思うかもしれないな。
まあ有意義でした。これでお開きってことに。
総括：美味しいボード リセット入れること
普通のボード リセット不要 怠け者が本質なのに、真っ赤になって駄文繰り返すとか変な所で勤勉なんだな。
勤勉な馬鹿。 しかし、熟練技術者の先輩に苦言をいうのははばかられるが、そういう一言は飲み込んで
ぐっとこらえると部下が伸びる。特にお調子者の部下の場合はさりげなく褒めると伸びる。
もう技術者としては歳だろうから建設的な提案を出すのは難しいとは思うが、そういう
場合にも若い者の意見を理解するように努めないといけない。これはやはり質問の発し方
が重要だと思う。
意見の意味する本質を引き出すような適切な質問をすると部下も非常に喜ぶ。感情的に
食ってかかるというのが一番いけない。それよりもさらに悪いのは意味もなく只管貶すこと。
部下も伸びないし、自分も伸びない。それでなくても年を取ると段々頭が固くなるのに
それを加速するようなことをしてはいけない。
と思います。 ○ FPGAでは非同期リセット不要。
○ 完全同期回路仕様推奨。非同期動作の完全撤廃。
○ Config終了時の初期値定義を推奨。
これらは別に新しい意見じゃなくて、FPGAベンダーのポジショントーク。
彼らはFPGAが売れればいいからASIC展開とか要求としての非同期は考慮しない。 >>998
オレサマはASIC設計だから、FPGAで動かすにしても非同期リセットですがなにか？ リセット入れて下さいと仕様書にもかいてあるのに、
リセットが入れない設計と実装をする技術者なんか、
取り替えればいいだけだろ。 このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。
life time: 246日 10時間 44分 8秒 レス数が1000を超えています。これ以上書き込みはできません。
