>958
やっとこさでFPGA完成させたのに、それをまたASICにするのは仕事が増えて大変と思う
人だけの話。
「ASICは無理、出来ません。resetがついてないので、、、」
と過剰な仕事を逃げることができる。
「じゃあリセットをつけなさい」
「わかりました。3か月ほどかかります」ということで、納期が稼げる。実際には
マクロで3分で変更できるから、3か月ほどFPGAで遊べる。

>960
３は普通のリセット、reg　aa=0と書いておけば配線を省略できるリセット
４は省略できないリセット　たとえば1msec間反応が無かったらカウンタを０にしなければ
ならないというようなリセット。