>>228 さん、貴重な情報有難うございます。

「Verilog または回路図で繋げば繋がる」ことは、たぶん bus switch を経由して繋が
るのだろうと推測します。

ただ、Cypress の資料に PLD の feedback についての説明が全くに近いほどないのは、
積極的には使うなという意味なんでしょう。

たぶん回路速度も期待しすぎてはいけないのでしょう。Bus switch 経由での feed-back
だとしたら、MC4044 を実装しても 100MHz 動作は無理だろうと推測します。ここらの話
になったら実際に試してみるしかなさそうですね。