【EP3】DE0で始めるVerilog HDL【C16】
CQ出版から2011年7月22日に発売された書籍と、
ALTERA FPGAの載ったボード「DE0」について語るスレです。
ハードウェア記述言語HDLの学習はとにかく使ってみることが大切です。
HDLの初心者，HDL解説書を読んだが思うように理解が進まなかった人、
何かというとスグに「米国本社の英語マニュアル嫁!」で困っているFPGAソフト屋さん、
組み込みマイコンをやってみたいけど、家事と育児に追われて時間のない人、
新型デバイスが発表されても、ちっとも出回らなくて辟易している人、
VHDLはなんでソースがあんなに長いんだ?と思っている人、
渦子ちゃんを触ってみたいチェリーな人、
みんな み〜んな大集合! 楽しく情報交換して、DE0でいろんなもの作りましょう。
さぁキミも、レッツ F・P・G・A〜ぇぃ !!
CQ出版 DE0の本のページ
http://shop.cqpub.co.jp/hanbai/books/I/I000030.htm
DE0のメーカーのページ
http://www.terasic.com.tw/en/
ソリトンウェーブ
http://solitonwave.shop-pro.jp/?mode=cate&cbid=547287&csid=0
DigiKey
http://www.digikey.jp/
アルテラ
http://www.altera.co.jp/
>>101
田舎ではそんな本は本屋に並ばないから立ち読みできない、orz
>>102
買ったら感想よろしく データはリンク先のサイトから普通にダウンロードできるみたい。
解説読まないと意味ないと思うけど。 >>106
それ見た感じだと、nios2で色々したい人はよさそうな感じはするけど。
自分にとって良い本・買うに値する本なのかどうか解らず
後からするから後悔と言うのだ。
まずは買って、ハズレだったら後で好きなだけ悔やめばいいさ。 >>101
この本は素晴らしいぞ。
自作IPにAvalonバスをつけてSOPC Builderに組み込む方法や
DE0でuClinuxを動作させて、ドライバを組む方法まで書かれている。 参考文献に、THE AVALON M@STER の人のもあるのかー。
〜の部屋の人も自分ところが参考文献になってるって
ブログでびっくらこいてたな。 amazon で何時のまにやら在庫６。
明日、明後日くらいで捌けそうだ。 FPGAボードで学ぶ組込みシステム開発入門 〜Altera編
http://gihyo.jp/book/2011/978-4-7741-4839-7
これめちゃくちゃすばらしいな
今日買って今読んでる
まだ1章だが、良さそうな雰囲気 >>114、>>115
もう少し具体的に書いて。著作権に触れない範囲で。
THE AVALON M@STER が参考文献になってるそうだけどアバロン・スレーブの自作について
FPGAボードで学ぶ組込みシステム開発入門 〜Altera編 とどちらが詳しくかつ分かりやすいのだろうか？
あと1冊
ポチったら無くなった
ホントに厳密に在庫管理してるのね 消化に大分時間掛かったな、
このスレ見た奴しか買ってないのかｗ CQのDE0の本ってなんであんなに高いんだ
5000円の価値なんてあるのか? >>121
これがセミナーの教科書だったら5千円程度は妥当だけど。
と言うか、セミナーの参加費用としては安い方だな、5000円。
しかし、本としてはあの内容では5000円は確かに高い。
まあ、17章あたりまでしか読んでいないので最後まで読み終えると評価も変わるかも知れないが。 目安として、コピー代金と比較して安ければお買い得。 コピー先が紙媒体でなくHDDなら全て割高になってしまうなｗ >>124
目安だから、本当にコピーしたらいかんぜよw 今はマスター(紙本)をコピーして端末でいつでもどこでも読めるようにするのが普通だろ
本、音楽、ビデオでこれやっていない奴って低脳じゃないか わざわざ自炊しなくてもCD-ROM版買えばいいじゃないか 読み終えた。
これを読んで得する人は
・Verilogについてほとんど知らない
・Verilogについてはある程度は知っているがFPGAはいじった事がない
のどちらかに該当する人だなあ。
該当者以外は読んでも暇つぶしや娯楽以上の意味はないと思う。 ようやくねんがんのuClinuxが動作させられた。
uClinuxのクロスコンパイル環境を整えるのがめんどかったわ。
それにしてもこの本ってLinuxの使い方についてはまったく説明なしなのなｗｗ
UNIX系OS使った事のないやつはuClinuxの章を見てもつまづくだろうから、
本書で紹介されてるVMware+ubuntuの組み合わせで
Linuxについて勉強してみるのがおすすめ。 windows系を動かす例を見かけないがなぜなんだろうね？
uClinuxを動かせたらどんなことができるの？ Windowsフォン用のソースが格安で入手できるならやる人居そう、
PC用のOSはNIOS2じゃ厳しいでしょうね。 >>131
反応早いねｗ
内容について具体的に言えば、17章までは2進数やらブール代数やらのとても簡単な解説と簡単な回路の作成などが行われ、18章からはそれまでよりも少し手の込んだ回路を作成している。
Verilogほとんど知らないと言う人は18章あたりから苦労するかも。
後、本書の冒頭でも書いてあったかVerilogの文法書ではないので、例えばテストベンチに関しては巻末あたりで簡単に触れているだけ。
NIOS2の実装に触れている章はNIOS未経験者にとって手ほどきになると思う。
でも、その次の章に書かれているNIOS上で動くCプログラムの作成についての記事はサンプルコードを用いたツールの使い方の解説なので、実際のプログラミングしている内容を期待したら失望する。
>>135は何の本について語ってるんだ？
CQのDE0の本?
FPGAボードで学ぶ組込みシステム開発入門 〜Altera編? >>136
CQのDE0の本。
「FPGAボードで学ぶ組込みシステム開発入門 Altera編」はまだ読んでいない。
もう少ししたら読む予定。 DE0基板を使ってのVerilog初心者講習会を１２月１１日（日）に
やります。Verilogの初心者の方で興味のある方はぜひ
ご参加ください。
http://atnd.org/events/21474 CQのDE本 139ページ StopWatchのところ
リスト18-1 StopWatch.v 下から３行目
assign ss_nreset=btn[1] | ~cout[3];
というのは
assign ss_nreset=btn[1] & ~cout[3];
が正しいと思うが（134ページの説明のように動作するには）、
この１行をCQに連絡するのにあんまり手続きがややこしいので
ここに投げときます。
ダウンロードできるサンプルも間違っているので要注意。
＃decorder だの decriment だのスペルミスがやたら多いのはご愛嬌ｗ 典型的なドカタの仕事だな
これが普通が今の電子産業だからな // start/stop FF reset signal
// assign ss_nreset = btn[1] | ~cout[3]; <- wrong
// A. push btn1: btn[1] == L
// B. set carry3: cout[3] == H
// ss_nreset is L-active.
// "not (A or B)" is correct condition.
// assign ss_nreset = ~ ( ~btn[1] | cout[3]);
assign ss_nreset = btn[1] & ~cout[3]; CQのDE本 151ページからのDigitalWatch
このまま打ち込むと Button2/Button1を押して
時／分を直そうとすると ボタンを押し続けると
1/10秒のスピードでカウントアップされていく
わけだが となりの分／字のほうもつられて1秒
ごとにカウントアップされてしまう
どこを直せばいいか見つけましょう ってのは
ちょうど学生の練習問題に都合がよさそうだけど
たぶんわざとじゃなんだろうなあ
答えはCMのあとで 直す場所は156ページの２行
// carry in
// 時間調整中はカウントを止める
assign cin[0] = (clkinh == 1'b0)? 1'b1: 1'b0;
// これでは分／時調整をしているときに，時／分が１秒単位で動いてしまう．
// assign cin[1] = (clkinh == 1'b0)? cout[0]: 1'b1;
// assign cin[2] = (clkinh == 1'b0)? cout[1]: 1'b1;
assign cin[1] = (btn[1] == 1'b0)? 1'b1: cout[0];
// 分を調整しているときに時が動かないようにしないといけない
assign cin[2] = (btn[2] == 1'b0)? 1'b1: ((btn[1] == 1'b0)? 1'b0: cout[1]); 電波テロ装置の戦争(始)エンジニアさん参加願います公安はサリンオウム信者の子供を40歳まで社会から隔離している
オウム信者が地方で現在も潜伏している
それは新興宗教を配下としている公安の仕事だ
発案で盗聴器を開発したら霊魂が寄って呼ぶ来た
<電波憑依>
スピリチャル全否定なら江原三輪氏、高橋佳子大川隆法氏は、幻聴で強制入院矛盾する日本宗教と精神科
<コードレス盗聴>
2004既に国民20%被害250〜700台数中国工作員3〜7000万円2005ソウルコピー2010ソウルイン医者アカギ絡む<盗聴証拠>
今年５月に日本の警視庁防課は被害者SDカード15分を保持した有る国民に出せ!!<創価幹部>
キタオカ1962年東北生は二十代で2人の女性をレイプ殺害して入信した創価本尊はこれだけで潰せる<<<韓国工作員鸛<<<創価公明党 <テロ装置>>東芝部品)>>ヤクザ<宗教<同和<<公安<<魂複<<官憲>日本終Googl検索 >>140
ごりごりコード書くのがドカタってこと？製造業はどれもドカタ的な辛さはあるだろ。 各段の創意工夫もなく決まったルーティンで時間とお金を交換していくのがドカタ。
LSI設計もドカタって…IT産業は全部ドカタですか トリ生みさんがTorilog HDL作るんだー！って息巻いてたよ。頑張ってくれ。 なんでバカなんだよ。
立派なもんじゃないか。
何もトライしないで、人をバカ呼ばわりする>>156のほうが、よほどバカだと思う。 いまあるHDLはどれもデザインが微妙だからな
東海大の清水先生とかも独自HDL作ってらっしゃるし いや、純粋に同意しただけだけど？
独自HDLなんて暇人やなぁと。 独自HDLっていうけどなぁ、Verilogだって、元は独自だったんだぜ。
PARTHENONみたいに全然使われないのも多いけどな。
システムCだって各社バラバラだし。
個人的には、Verilog をもっと機能縮小したサブセットを作るべきだと思う。
信号強度だけで13種類とかあるからシミュレーションに時間が掛かりすぎ。 ？
Verilogの信号強度は4種類のはずだが？
VHDLと勘違いしてるんじゃ… 縮小されたセットが明確にされてないこともあって
縮小されたセットを使わされてることに気付いてない164のようなのもいるわけだ。
ほとんど使ってない奴はそもそもサポートしてなかったりで
なくなっても速くはならんと思うが >162
VCSやNCは、全部サポートしてるだろ・・・
遅いんだよ。 速いかどうかはともかく、サポートされている(かもしれない)範囲が曖昧ってのはいいことじゃない。
全部サポートされてないのが当たり前という状況なら、サブセットをきっちり定義すべき。 >>164
> VHDLと勘違いしてるんじゃ…
std_logicの事言っているんだろうが、それはVHDLそのものではない。
単なるライブラリ。 >>166
信号強度が多種あるとシミュレーションが遅くなる根拠を説明してくれ。 普通に考えて、
1信号が占めるメモリ量（or ファイル容量）が
増えるのでシミュレーション遅くなるよね。 >>169
テストベンチを記述する手間も増えるしね。 >>173
画面表示は、HLZXしかないような・・・ あけましておめでとう。
今年もDE0でがんばろう!!
久々にいじったらボタン接触不良じゃねーか。
錆びたのかな。 >>177
窓の近くに置いてなかったか？
この時期、電子機器は窓から遠ざけること。
特にボードとか剥き出しで、結露の影響受けやすいかもな。 いや、別に結露するような保存はしてなかったけどなぁ
スイッチが安物なんじゃないかと思ってるｗ 毎日使うPCのマウスぐらいの頻度で、年単位で数えりゃ、そりゃすぐだが。 DE0-nanoでPWMでナイトライダーやりました、就職できますか？ デバイスの９９％使ってりゃ採用されるんじゃないかな テラシックから、クリスマスに引き続き今度は謹賀新年のメールが来てびっくりした！
なんで今頃？と思ったら旧正月なのかぁ(今年は1/23らしい)
ていうか英語で Chinese New Year って書くと初めて知ったw
勉強になりました、ありがとう Terasic の中の人
PCM方式で16bit サンプリング周波数48kHzと同等の情報量を持たせるために
PWM方式で必要なパルス周波数とタイマー精度ってどーなるの？
SACD発売当初、CDをディジタルでPWM変換するんじゃなくCDのアナログ出力を
DSDレコーディングしてSACDとして販売してるのがあったが、これだと明らかに
情報量がCDよりスポイルされてるはずなので、がっかりした記憶がある。 DSDってPWM作るときの時間間隔は単にサンプリング周波数単位なん？
別にタイマ回してるわけじゃないのか・・・
ビットレートなら、PCMは16bitx44.1kHzなら706kbpsなんでこの時点で
方式の違いっていうより2.8Mbpsの現行SACD仕様の情報量が多くて当然てことだよな。
PCM 24bit 192kHzなら4.6Mbpsだから、このレベルならどーよってことだけど、
PCMのサンプリング周波数ってのは、実装上上げれば上げるほどノイズフロアも上昇するので、
単純に品質向上するわけじゃないんだけどDSDも同じ問題があると思うんだが？ ああわかった。
>>191おまえしょーもないちゃちゃ入れるなや。
密度でも、ibitのパルス時間幅単位のwidthでもいっしょだろが。 >>192
PWMとPDMがそんな図で見分けつくわけなかろう ハァ？
bit 数がwidthになってるんだから。密度と言おうが、幅と言おうが同じだろうが。アホかい。 >bit 数がwidthになってるんだから。
誤差拡散とか分からないのかねぇｗｗｗ 幅が狭い＝密度が高い
と思っているミトコンドリアが約一匹 >>198
全く逆だろその解釈。フィルタは積分器だろが。
つまり、単位時間の積分結果が電圧値と比例関係になるためには
1の長さ = 密度
でなければならない
出現頻度が言葉通りの密度と思ってるアホがお前 FPGAボードで学ぶ組込みシステム開発入門 〜Altera編
これ購入してDE0でサンプル試してるんだけど、NIOS 2 EDSから
Debugとすると、Downloading ELF Process failed ってメッセージが出てきて
なにも実行できん・・・。 そうですか
CQ出版と著者にこらーっって連絡した？ SW[9]の状態で、この現象が発生するみたい。
SW[9]の状態を切り替えると、この現象が発生しなくなった。
>>203
Quatusでの作業のPin配置指定が間違ってるんじゃないの？
SW[9]に接続されてるポートがリセットになってるとか、
CLKになってるとか、
そんなミスじゃね？
