RISC-V part 1

**774ワット発電中さん** · 2020/12/09(水) 06:38:46.95

RISC-V part 1

RISC-V関連の話題を扱うスレです
https://riscv.org/

**774ワット発電中さん** · 2024/08/10(土) 05:57:31.70

>>406
ここに書いてあるよ。
https://www.raspberrypi.com/documentation/microcontrollers/silicon.html#architecture-switching
Hazard3 RISC-V coreとCortex-M33 coreがそれぞれ二つづつRP2350に載ってる。

**774ワット発電中さん** · 2024/08/10(土) 10:20:11.73

>>408
>All features of the chip, apart from a handful of security features, and the double-precision floating-point accelerator, are available in RISC-V mode.
そのM33はDPFPU付きって事か？気合入っているなー

**774ワット発電中さん** · 2024/08/10(土) 11:53:11.55

>>408
2コアの ARM か RISC-V のどっちかやろ？
品番 2350 の 2 が Number of cores で 3 が type of core 書いてあるやん。

**774ワット発電中さん** · 2024/08/10(土) 11:57:01.29

あー which can be substituted at boot time for the Cortex-M33 cores. 書いてあった、すまんかった。
MCU でなんちゅう無駄なことを、、、

**774ワット発電中さん** · 2024/08/10(土) 12:43:54.81

>>410
type of coreが3か。あと1つ何だろうな？

**774ワット発電中さん** · 2024/08/10(土) 12:48:31.79

RISC-Vオンリーにしたかったけどセキュリティ機能の実装が間に合わないので
やむなくデュアルアーキテクチャでローンチ・・・的な背景が透けて見える

**774ワット発電中さん** · 2024/08/10(土) 21:05:33.45

> 製品寿命：2040年1月まで供給可能

**774ワット発電中さん** · 2024/08/15(木) 21:53:52.16

色々と出てきてるけど RISC-Vの将来性ってどうなんだろ？

**774ワット発電中さん** · 2024/08/16(金) 00:05:22.16

>>415
中国政府支援の中華企業がガッツリ資本ブチ込んで開発が進められてるので前途洋々
で、数年後にARMに並び立つくらいにまで普及しまくったところで、大量のバックドアが発覚して一気にお亡くなりになるパターンと見た！

**774ワット発電中さん** · 2024/08/16(金) 08:29:33.48

あちこちの国の企業がRISC-Vを手掛けるようになったら、バックドアをしかけなさそうな会社のものを使えばいいと思う。
ARMでもバックドアのしかけようはある。

いけないものが一気にお亡くなりになるとしたら、そのときに、代替する競合製品が市場に存在しているはず。(そうでないなら仕方なしに使い続けることになる)
いろいろなコアが使われる多様性を維持することが大切ですね。

**774ワット発電中さん** · 2024/08/16(金) 10:49:03.98

Appleも資金だしてるんじゃなかったっけ？
いいところまで行くと思うけどな
だれか日本語ドキュメント書いてくれ
英語と中国語ばっかで辛いわ

**774ワット発電中さん** · 2024/08/16(金) 11:51:59.04

>>418
ほぉ Appleが投資してるんなら相当見込があるんじゃないの？

**774ワット発電中さん** · 2024/08/16(金) 16:33:30.90

RISC-Vなんて命令セットの一定義だしそこにバックドアもクソもない

**774ワット発電中さん** · 2024/08/16(金) 17:00:46.99

AppleはNVidiaがARMを買収する事態に備える必要があるため

**774ワット発電中さん** · 2024/08/16(金) 18:11:00.35

OpenMIPSは何故成功しなかったのか

**774ワット発電中さん** · 2024/08/16(金) 18:49:27.75

RISC-Vより後発では成功する理由が全くない

**774ワット発電中さん** · 2024/08/16(金) 20:20:01.68

というかチャイナリスクがどうのって陰謀論だろｗ

**774ワット発電中さん** · 2024/08/16(金) 20:31:03.23

正直、インストラクションセットとか似たりよったりだから大して変わらない。

**774ワット発電中さん** · 2024/08/16(金) 20:40:21.33

x86はオワコンと言われ続けて数十年だしなｗ

**774ワット発電中さん** · 2024/08/17(土) 08:50:39.51

今時アセンブリ言語でプログラミングしないから
Armだって過去を引きずっててアーキテクチャは綺麗じゃない
C言語や他のコンパイラ使えばCPUのアーキテクチャの違いはあまり気にしなくて良い

**774ワット発電中さん** · 2024/08/17(土) 09:27:24.62

使う人にとってはそうやよね。作る人にとってはそんなに単純な話じゃない。

**774ワット発電中さん** · 2024/08/17(土) 10:30:45.74

ArmからHELIUMってDSP並列処理ライブラリが提供されているけど、これはアセンブラで
書かれている(と思う)。
エンドユーザがアセンブラでプログラムするかはともかく、こういうのは永遠にある。

**774ワット発電中さん** · 2024/08/17(土) 12:18:20.23

コンパイラの最適化ってびっくりするくらい凄いんだけど、やっぱ C なりで表現した内容までしか考慮のしようが無いから、ガチで性能出したい所ではアセンブラはまだまだ有効だと思う。
コンパイラも意図を最大限読み取る努力はしてくれてて、例えば 32bit値について
x = (x << 1) | ((x >> 31) & 0x1)
と書けば、ちゃんとローテート1つにコンパイルしてくれる(ローテートのあるインストラクションセットなら)。
でも、壊れてもいいビットや値の範囲や計算精度を鑑みて本来必要な手順を省略することができたり、その前提のビット配置にしたりフラグを駆使したりといったアセンブラでのテクニックは、C でそれを表現なり定義なりすることは難しいよね。
フラグもローテートも RISC-V には無いけど。

**774ワット発電中さん** · 2024/08/17(土) 12:25:18.49

「今時アセンブリ言語でプログラミングしない」は、マクロ的な視点であって、
「全く誰一人として絶対に、アセンブリ言語でプログラミングしない」という意味ではないと思う。

世の中には、BGAの部品からUEW線を鬼のように引き出して配線をする人がいるが、それでも
「今時BGAをはんだごてで付けようとする人はいない」は間違いではない。

**774ワット発電中さん** · 2024/08/17(土) 14:25:46.64

>>431 こういうのだよね
https://i.imgur.com/UCMbGsT.jpeg

**774ワット発電中さん** · 2024/08/17(土) 20:51:11.68

>>427
> Armだって過去を引きずっててアーキテクチャは綺麗じゃない
どの辺が?

32bitのAArch32は全命令条件付き可能とかわけわかんない命令セットだけど
64bitのAArch64はAArch32とは全く別物ですごく普通のRISCだよ

RISC-Vと違うのはフラグレジスタがあるぐらい
x86やamd64のエミュレーションするならむしろ有利になる

ARMが過去を引きずっているというならAArch64のどこかがそうなのか具体的に言って

**774ワット発電中さん** · 2024/08/17(土) 23:04:21.63

>>432
キモッ🤮

**774ワット発電中さん** · 2024/08/17(土) 23:26:34.59

>ARMが過去を引きずっているというならAArch64のどこかがそうなのか具体的に言って

>>427は「すべてのARMが過去をひきずっている」と書いたわけではなかろ。
新Picoから出てきた話題だし、念頭にあるARMは、Cortex-M0+とか33じゃないのかな?

**774ワット発電中さん** · 2024/08/18(日) 04:44:33.55

>>435
同感

**774ワット発電中さん** · 2024/08/18(日) 08:39:37.28

言葉尻を捉えて噛みつくのはFかHの元社員/所員っぽい

**774ワット発電中さん** · 2024/08/18(日) 14:53:36.68

MIPSの遅延分岐レジスタやAArch64のフラグレジスタが綺麗かは疑問

**774ワット発電中さん** · 2024/08/18(日) 14:55:49.23

なんか普通に間違えた
×　遅延分岐レジスタ
〇　分岐遅延スロット

**774ワット発電中さん** · 2024/08/28(水) 14:59:42.40

Raspberry Pi PicoとRaspberry Pi Pico 2の性能比較 - スイッチサイエンス
https://www.switch-science.com/blogs/magazine/raspberry-pi-pico-pico-2
Pico2のRISC-Vコアは思ったより優秀

**774ワット発電中さん** · 2024/08/28(水) 15:29:10.52

>>440
ARMと両方入ってるのに、あえてRISC-Vを選ぶ理由が見つからない

**774ワット発電中さん** · 2024/08/31(土) 21:26:34.34

回路規模が小さい分、省電力になる可能性がある。
要は浮動小数点演算を使わなきゃいいんだろ。
センサーの値をサーバーにアップロードするだけとか。

**774ワット発電中さん** · 2024/09/26(木) 15:00:55.71

RISC-Vはキャリーフラグが無い
キャリーフラグを33bit目(RV64なら65bit目)として使う演算は出来ないのかな？
それともなんか回避方法がある？

**774ワット発電中さん** · 2024/09/26(木) 16:10:45.61

加算後の値が加算前の値より小さかったら桁溢れと判断しろって書かれてた。
符号付きは符号見ろって。

**774ワット発電中さん** · 2024/09/26(木) 17:45:01.32

キャリー付き右回転命令などであふれたビットを汎用レジスタに戻すような演算ね
このために分岐命令が必要になるのであれば対ARM32や対RXで明確に不利なケースはありそう

**774ワット発電中さん** · 2024/09/26(木) 20:47:56.22

>>445
そりゃ、全ての条件で有利になるわけないしね。
64bitの加算なんてめったに使わないし、いいんじゃない？
32bitに区切って処理するとかやりようもあるし。

**774ワット発電中さん** · 2024/09/26(木) 21:06:32.17

>>446
マルチメディア処理とかだとレジスタは長いほどスループットを向上させやすいような
RV64Iコアを搭載したマイコンとかでも良いな

**774ワット発電中さん** · 2024/09/27(金) 01:22:34.37

>445
ISAの思想そのもの。速くするための専用命令は極力持たない。
なのでパフォーマンスだけで比較するなら他のISAには勝てないよ。勝つつもりも無い、ということ。

**774ワット発電中さん** · 2024/09/27(金) 15:16:41.84

ARM64はキャリーフラグを持つがキャリー付き右回転的な命令は無いようなのでRV64と近い組

**774ワット発電中さん** · 2024/09/27(金) 18:13:02.43

気にするのは、unsigned long long とか普段から使ってる人なんかね。

**774ワット発電中さん** · 2024/09/28(土) 16:20:55.36

電力効率が取り柄のRISC-V

**774ワット発電中さん** · 2024/09/28(土) 22:02:29.33

ワットパフォーマンスはCISCと比べるとRISCは不利じゃね

**774ワット発電中さん** · 2024/10/06(日) 10:37:56.99

現代に純粋なCISCのCPUはないのでその議論に意味はない

**774ワット発電中さん** · 2024/10/06(日) 11:54:49.17

>>453
純粋なCISCって何だよ？

**774ワット発電中さん** · 2024/10/07(月) 18:55:59.44

今でも組み込みマイコンとかマイクロコード使ったCISCとか有るんじゃね

**774ワット発電中さん** · 2024/10/07(月) 19:00:27.85

RISCはエコみたいな思考の人ってたまに見るけどなんなんだ？
エネルギー効率はソフトよりハードの方が有利だし、ソフトのウェイトを
増やすRISCはどう考えてもエコじゃない

**774ワット発電中さん** · 2024/11/17(日) 16:59:34.20

必要最低限の実装のみに絞れる分、電力効率優先にすることもできる

**774ワット発電中さん** · 2024/11/19(火) 17:03:28.57

>>452
デコーダが簡素なRISCの方が有利

>>456
???