>>477 の言うとおりだけど、

クロックの立上がり(or 立下り)を時刻0として説明する。

入力は時刻0より前には確定し時刻0の少し後まで安定にしていなければならない。
時刻0の後までおとなしくしている時間をHold time(Tholdとする)と言う。

一方、出力は時刻0の少しあとから変化する。この遅延時間がPropagation Delay(Tpdとする).


もし、Thold < Tpdならば、>>476の気にすることは起きない。
しかし逆に、Thold > Tpdだったりすると、1クロック待たずにデータが出てしまう。
これをレーシング(racing)と呼び設計上起きないように十分気を付ける。
場合によっては、Q->Dの間に遅延のための回路を入れてレーシングを防ぐ。