【Verilog】 記述言語で論理設計Project13 【VHDL】

[0876 774ワット発電中さん 2016/10/12(水) 06:08:52.13 ID:APrV9kJg]

>>874
> ps　<=　ps　<<1;
> こんな書き方では最下位ビットはどうなるのかわからん。

シフトした残りには0が入るって決められてるから、
分からん訳じゃ無いと思うけど。