【Verilog】 記述言語で論理設計Project13 【VHDL】

[0192 774ワット発電中さん 2014/06/29(日) 19:02:17.22 ID:qHxlgh71]

それぞれのクロック側で別々にフラグをもってハンドシェークする。