【Verilog】 記述言語で論理設計Project13 【VHDL】

[0171 774ワット発電中さん 2014/06/16(月) 11:15:17.73 ID:/nvOVh/f]

++欲しいって、バカか
プログラムじゃねえっつーの

[7:0]がイヤならどんなならいいんだろう？