技術的特異点/シンギュラリティ182【技術・AI】

**オーバーテクナナシー** · 2019/12/20(金) 21:13:52.50

2045年頃に人類は技術的特異点(Technological Singularity)を迎えると予測されている。
未来技術によって、どのような世界が構築されるのか？人類はどうなるのか？
などを様々な視点から網羅的に考察し意見交換するスレッド

※社会・経済・政治の変化やベーシックインカムなどに関する話題は↓へ

技術的特異点/シンギュラリティ181【社会・経済】
https://rio2016.5ch.net/test/read.cgi/future/1575358560/

■技術的特異点：収穫加速の法則とコンピュータの成長率に基づいて予測された、
生物的制約から開放された知能[機械ベース or 機械で拡張]が生み出す、
具体的予測の困難な時代が到来する起点

■収穫加速の法則：進歩のペースがどんどん早くなるという統計的法則
ここでの進歩とは、技術的進歩だけでなく生物的進化、生化学的秩序形成も含む

★避難所スレ（ワッチョイ付）
(強いAI)技術的特異点/シンギュラリティ173
https://agree.5ch.net/test/read.cgi/mango/1569076583/

※前スレ
技術的特異点/シンギュラリティ181【技術・AI】
https://rio2016.5ch.net/test/read.cgi/future/1575358810/

(強いAI)技術的特異点/シンギュラリティ180
https://rio2016.5ch.net/test/read.cgi/future/1574643862/

(強いAI)技術的特異点/シンギュラリティ179
https://rio2016.5ch.net/test/read.cgi/future/1573841433/

**yamaguti** · 2019/12/21(土) 01:53:04.44

http://rio2016.2ch.net/test/read.cgi/future/1559851720/54# DensiZunouTeki Sekkei ## TaihuLight SW26010 JianZhangSensei
Smalltalkの背後にある設計原則
_ttp://rio2016.2ch.net/test/read.cgi/future/1554363939/71-85#-88#+plan9+elis-tao+simpos-esp+amigaos/intent+hongmngos+spurs/cell+model1sega+tronchip+hpky-universaltransformer

Google 翻訳 _ttp://webcache.googleusercontent.com/search?q=cache:cFXKfQwoUVMJ:www.iccs-meeting.org/archive/iccs2018/papers/108620619.pdf

　
Sunway TaihuLightのメニーコアプロセッサ上の並列クイックソートアルゴリズム

Siyuan Ren、Shizhen Xu、およびGuangwen Yang
中国清華大学

　

ICCS Camera Readyバージョン2018
この論文を引用するには、最終公開バージョンを使用してください。
DOI：10.1007 / 978-3-319-93713-7_61

　

PEZY-SCプロセッサ上の不規則格子反復法のためのデータ圧縮アルゴリズムの実装と評価
http://rio2016.2ch.net/test/read.cgi/future/1575358810/31-54#-62
訂正>まず、列インデックスの実際の値を対角要素に対する相対値に変換します。 ( 訳注 : DPCM の応用 ? )

一覧 _ttp://rio2016.2ch.net/test/read.cgi/future/1569536835/29-30
Subleq ベースのシンプルなマルチプロセッサコンピュータ
_ttp://rio2016.2ch.net/test/read.cgi/future/1562240845/27-43#-50##1562869232/24
E2ダイナミックマルチコアアーキテクチャにおける動的ベクトル化
_ttp://rio2016.2ch.net/test/read.cgi/future/1489922543/217-216#272
DeepMind , dahara1 氏 : Universal Transformerを用いて翻訳を超える
_ttp://rio2016.2ch.net/test/read.cgi/future/1489922543/273-285#1518883298/12-14# SLING

**yamaguti** · 2019/12/21(土) 01:54:04.84

世界の構造を学習する事を新皮質内カラムが如何にして可能たらしめるかの理論
_ttp://rio2016.2ch.net/test/read.cgi/future/1547171604/43-67# 投影 : 投射
完成済汎用 AI/AL ( / ALife )
_ttp://rio2016.2ch.net/test/read.cgi/future/1481407726/205-207# KanseiZumi HannyouAI/AL ( / ALife )
汎用 AI/AL 設計例
_ttp://rio2016.2ch.net/test/read.cgi/future/1556696545/61-77# HannyouAI/AL SekkeiRei
電子頭脳設計概要
_ttp://rio2016.5ch.net/test/read.cgi/future/1427220599/478-509#742# DensiZunou SekkeiGaiyou
ハイデルベルクニューロモルフィックコンピューティングプラットフォームへのHTMモデルの移植
_ttp://rio2016.2ch.net/test/read.cgi/future/1548169952/26-37#-52# _ttp://rio2016.2ch.net/test/read.cgi/future/1552014941/69-81#67-89#

**yamaguti** · 2019/12/21(土) 01:54:25.85

要約。
? ry する異種メニｰ ry SW26010で、 ry 。
このホワイトペーパーでは、Sunway TaihuLightを世界でトップワンのスーパーコンピュータにするヘテロジニアスメニーコアプロセッサ SW26010 での、非常に効率的な並列クイックソートアルゴリズムを紹介。
? ry 、最初のカウント要素と2番目の移動要素を備えた2 ry アルゴリズムを提案します。
SW26010のソフトウェアキャッシュとオンチップ通信設計に動機付けられて、最初に要素カウントし 2 番目に要素移動を伴う 2フェーズアルゴリズムを我々は提案。
? ry このようなメニｰ ry 設計し、メモリ ry 。
そうしたメニーコアアーキテクチャを最大限に活用ために、分散ワークフローを設計し更に、メモリアクセスを最適化し、ワークロードのバランスを取ります
? ry 、アﾉ ry にスケーリングし、 ry データ配布で ry 。
実験では、我々のアルゴリズムがSW26010の64コアに効率的にスケールし、あらゆる種類のデータ分布でint32要素の32倍超の高速化を達成示

? ry ）バージョン ry 。
この結果は、x86-64 でのクイックソートのIntel TBB（Threading Building Blocks）の 1 つのバージョンの強力なスケーリングよりも優れます。

　
ttp://rio2016.2ch.net/test/read.cgi/future/1536600780/76# SW26010 CellEmu
【3-5-2】中国が３年以内の外国製コンピューターとソフト撤去命令　英報道　ファーウェイ
_ttp://asahi.5ch.net/test/read.cgi/newsplus/1575894865/
HarmonyOS ロンチイベントファーウェイデベロッパカンファレンス 2019
_ttp://rio2016.2ch.net/test/read.cgi/future/1571573897/25-31#-36# _ttp://rio2016.2ch.net/test/read.cgi/future/1566534326/12

>922 ｰ 191219 0321 wl2b4vH6
>_ttp://gigazine.net/news/20191218-wenyan/
>プログラミング言語
>
>古代中国語風

**yamaguti** · 2019/12/21(土) 01:54:57.22

1 前書き

このペーパｰ、SW26010での並列クイックソートアルゴリズムの設計説明。SW26010は、Sunway TaihuLightスーパーコンピューターを現在世界でトップ1にしている異種メニーコアプロセッサ [4]。
SW26010は、DMA（スクラッチパッドメモリ（SPM）とメインメモリ間の転送）とGload（レジスタとメインメモリ間の転送）の2つのメモリアクセス方法を備えたキャッシュレス設計を特長としています
? ry の積極的な設計 ry 得られますが、プログラミ ry 最適化も複雑になります。
SW26010のアグレッシブな設計により、3.06 TFlopsという印象的なパフォーマンスが得られますが同時に、プログラミング設計とパフォーマンス最適化とを複雑にさせもします

ソートは、常に広く研究されてきたトピックです[6]。
異種アーキテクチャでは、以前の研究はGPGPUに焦点。
たとえば、Satish et al。[9]は、基数ソート、通常のクイックソート、サンプルソート、バイトニックソート、マージソートなど、NVIDIA GPUのいくつかのソートアルゴリズムを比較。
GPU-quicksort [2]およびその改良CUDA-quicksort [8]は、並列パーティションにダブルパスアルゴリズムを使用して、通信の必要性を最小限に抑えました
? ry のバｰ ry 。
ライシュナーら[7]は、サンプルソート（並列クイックソートの一バージョン）をGPUに移植し、GPUクイックソートよりも大幅に速度が向上したと主張

? ry 、2つの理由で直接ニーズを満たすことはできません。
これまでの研究により、並列ソートアルゴリズムに関する洞察が得られましたが、我々のニーズを直接満たす事は 2 つの理由の為できません
? まず、 ry 、アクセスされたすべてのメモリ ry 。
第一に、Gloadのオーバーヘッドが非常に高いため、アクセスされる全メモリをDMA経由でSPMにプリフェッチ要。
同時に、SPMの容量は非常に制限されています（64KiB）。
? 次に、SW26010はカスタマイズ ry メカニズムを提供し、最適化 ry 機会を開きます。
第二に、最適化の新たな機会を開く、カスタマイズされたオンチップ通信メカニズムを SW26010 は提供します。

**yamaguti** · 2019/12/21(土) 01:55:57.34

2ページ

これらの観察に基づいて、SW26010の新クイックソートアルゴリズムを設計実装。
、並列分割フェーズと並列ソートフェーズを交互に行います
? ry では、コアは並列 ry アルゴリズムに参加します。最初のパスでは ry し、2番目のコアでは要素を移動します。
最初のフェーズでは、並列分割のダブルパスアルゴリズムに各コアは参加しますがそこで、1 パス目ではコアが要素をカウントし、2 パス目では要素を各コアが移動させます
? ry では、コアは割り当 ry 並列に並べ替えます。
2番目のフェーズでは、割当てられた部分を並列で各コアが並替え

? ry を不要にします。
SW26010を最大限に活用ために、並列アルゴリズムで一般的な中央マネージャーを我々は不要にします
? 代わりに、すべてのワーカｰ ry SPMでメタデータ ry 。
代わりに我々は、全ワーカーコアのSPM に於てメタデータを複製し、分散設計を採用します。
SPM が小ため、使用率を最大化ための特別な対策要
? ry 置き換え、単純 ry スキームで負荷バランスを改善 ry ｰキテクチャを活用しています。
さらに、値カウントのメモリアクセスをレジスタ通信に置き換え、ロードバランスを単純なカウントスキームで改善することで、このアーキテクチャのアドバンテージを我々は得ています

実験により、このアルゴリズムはint32値で最高のパフォーマンスを発揮し、十分な配列サイズとあらゆる種類のデータ分散に対して32を超える高速化（50％の並列効率）を達成
? 倍の値 ry 。
double の値の場合、最低のスピードアップは20（効率31％）です
? ry アルゴリズムがはるかに優れていること ry 。
、x86-64 でのIntel TBBの並列クイックソートと比較し、Sunwayでのアルゴリズムははるかに良くスケールを確認。

**yamaguti** · 2019/12/21(土) 01:56:12.23

>662 ｰ 191213 0828 iiB8YZpu
> Intel’s Manufacturing Roadmap from 2019 to 2029: Back Porting, 7nm, 5nm, 3nm, 2nm, and 1.4 nm
>_ttp://www.anandtech.com/show/15217/intels-manufacturing-roadmap-from-2019-to-2029
>_ttp://images.anandtech.com/doci/15217/20190916%20SPIE%20Photomask%20and%20EUVL%20Plenary%20-%20Phillips%20v23-VRL2%20distribute-page-019.jpg
>_ttp://images.anandtech.com/doci/15217/IntelRoadmapWM.jpg
>
>Intel
>2029年に1.4nm
>ムーア則終わってな

>622 ｰ 191113 0750 2mmc3RlF
>AI学習ムーア則超劇的増加に警鐘
>_ttp://www.technologyreview.jp/s/171946/
>
> _ttp://i.imgur.com/w0ibiOv.png
>
>＞1959年から2012年の間、計算量はムーア則に従って2年ごとに倍増
>＞今日では、2012年以前の7倍以上早いペースで計算量が倍増

**yamaguti** · 2019/12/21(土) 01:56:31.56

2 SW26010のアーキテクチャ

SW26010 [4]は、4つのコアグループ（CG）で構成
? 各CGには、1つの管理処理要素（MPE ry コンピューティング処理要素（CPE ry ）があります。
各 CG は、 1 つの管理プロセッシングエレメント（MPE）（マネージャーコアとも呼ばれます）、64のコンピューティングプロセッシングエレメント（CPE）（ワーカーコアとも呼ばれます）を持ちます。
MPEは完全な64ビットRISCコアであり、ユーザーモードとカーネルモードの両方。
CPEも調整された64ビットRISCコアですが、ユーザーモードでのみ。
CPEクラスターは、8x8メッシュのオンチップネットワークとして構成
? 1行1列のCPE ry 。
1行と1列の中のCPEは、レジスタを介し一度に最大128ビットで直接通信できます
? さらに、各 ry 。
付け加えると、各CPEにはユーザー制御のスクラッチパッド（SPM）、そのサイズは64KiB

SW26010 は、メモリアクセスの2つの方法を提供。
1つはDMAで、メインメモリとSPMの間でデータを転送。
2つ目はGload 。、通常のロード/ストア命令と同様に、メインメモリとレジスタ間でデータを転送
? ry 必要があります。
Gloadのオーバーヘッドは非常に高いため、できるだけ避ける必要がとてもあります

通常、1つのCGの仮想メモリは、それ自体の物理メモリにのみマップされます。
つまり、、4つのCGは4つの独立したプロセッサと見なすことができます
? ry この作業は ry に説明します。
この研究は1つのコアグループに焦点を当てていますが、より多コアグループに拡張法も簡単に議論。

**yamaguti** · 2019/12/21(土) 01:56:48.28

_ttp://rio2016.2ch.net/test/read.cgi/future/1483110011/541#544#1489922543/136# JidouToutatu
_ttp://rio2016.2ch.net/test/read.cgi/future/1541837624/8-9#3-11# SakamuraSensei MaruyamaSensei ,,,