【Verilog】 記述言語で論理設計Project15 【VHDL】 [無断転載禁止]©2ch.net

1774ワット発電中さん2017/04/21(金) 21:48:16.41ID:KqIjhH63
HDLの処理系も、それを実際に動かすシミュレータ・評価基板も、
安価で入手できるようになってきました。

このスレが目に入ったお嬢さん! HDLで何か作って遊んでみませんか。
日曜工作のHDL書き、学生さん、プロの方、主婦の方、カキコお待ちしております。
関連情報は >2-10 あたり。

入れ食いキーワード
・Nios、MicroBraze
・Artix-7、Kintex-7、Virtex-7、ハードコアCPU内蔵 Zynq-7000

※前スレ
【Verilog】 記述言語で論理設計Project14 【VHDL】
http://rio2016.2ch.net/test/read.cgi/denki/1470611688/

146774ワット発電中さん2018/06/27(水) 09:26:18.30ID:3/mEpbiz
>>145
アンドロゲン依存性前立腺癌細胞株(MDA −PCa−2b) なんて難しいことを知ってるな!

147774ワット発電中さん2018/06/27(水) 10:15:09.33ID:m7y1cztS
Free板modelsim、
xilinxは止めちゃった
残ってるのはalteraだっけ?
あとmicrosemiか
他にある?
つーか、modelsim自体がなんだかよくわかんね
シエスタ?だかそんな名前の奴に統合予定?

148774ワット発電中さん2018/06/27(水) 10:38:40.36ID:72I1EgWD
>>144
ありがとうございます、試してみます
Icarus Verilogみたいに軽いと嬉しいです

149774ワット発電中さん2018/06/27(水) 13:26:53.08ID:/XcloPUj
インストールすると 1GB ぐらい、その意味では軽くは無い

他って言うと、
・ASICベンダ推奨ツール類 (高価)
(新車買うより遥かに高額だし、そもそも個人相手に売ってくれるのか?)
....

になるから、選択肢は多くは無い

150774ワット発電中さん2018/06/27(水) 13:57:01.84ID:hZrnML2f

151774ワット発電中さん2018/06/27(水) 16:55:10.77ID:3/mEpbiz
>>149
Active-HDL なら軽並みに安いよ。

152774ワット発電中さん2018/06/27(水) 17:34:09.72ID:NgiHYtTd
Altera版フリーのmodelsimが、単独でインストールできるから楽
verilogなら(フリーじゃないけど) veritak

153774ワット発電中さん2018/06/27(水) 19:37:50.58ID:LTYJpHhA
とりあえず以下2件ダウンロード中なのですが、どちらもサイズが大きいですね…

・Quartus付属のModelSim(あえて少し古めのバージョン)
・Active-HDL学生版

VHDLの学習用に、make一発ですぐ波形まで出せる軽いシミュレータがあるといいなぁ、と思っているのですが、ちょっとくじけそうです

>>152
Verilogならiverilogの方がWindowsでもLinuxでも使えていいと思います

154774ワット発電中さん2018/06/28(木) 00:12:29.41ID:WsYmkx+Z
前にも議論があったと思うけど、インストールに1GBはおろか10G,20GBが必要でも
問題になるようなことは考えにくいんだけどな

MS-SurfaceみたいなSSD交換不可なやつをぎりぎり一杯で使ってるとしても
インストール先をUSBドライブにすればいいだけで、それができないようなソフトは
少ないと思うけど

155774ワット発電中さん2018/06/28(木) 07:33:27.96ID:MPQJS84J
このスレコミュ障ばっかり

156774ワット発電中さん2018/06/28(木) 11:16:16.02ID:xbwfHRAw
どうにかQuartusのModelSimを試すことができました
ダウンロードは重かったですが、起動は軽かったので、いい感じのVHDLの学習環境を作れました
教えてくれた方はありがとうございました

157774ワット発電中さん2018/06/28(木) 11:35:24.34ID:/Z6Aj/He
ぼくがかんがえたFPGA三大参入障壁
・自分がどの実機を買うべきなのかわかりにくい
・開発環境をインストールするまでが長い
・コンパイル時間が長い

158774ワット発電中さん2018/06/28(木) 12:11:54.40ID:WsYmkx+Z
FPGAの開発環境は、クラウドベースにふさわしいと思うんだけど
どのメーカーも始めないね

159774ワット発電中さん2018/06/28(木) 13:04:19.65ID:5KP8NaWW
どんだけサーバーリソース食うか
恐ろしいんじゃね
C/C++の環境とはそれこそ桁が3〜4つくらい違いそうだ

160774ワット発電中さん2018/06/28(木) 13:26:46.54ID:WsYmkx+Z
当然無償とはいかないだろうから時間課金とかで
ハイエンドPCの10分の1くらいの時間で合成・配置配線できたら
需要はありそうなんだけどね

大昔、WebPackでHDL使えるようになる前のほんの一時期
無償で Xilinxがそういうの提供してたような・・・(記憶違いかも)

161774ワット発電中さん2018/06/28(木) 14:22:38.69ID:5KP8NaWW
時代は繰り返すTSSか。w

PC用のHDLベンチとかある?
合成/配置の時間を競うの

162774ワット発電中さん2018/06/28(木) 14:27:58.96ID:VsWFEnmJ
合成は たいした事無い
一番時間費やすのはシュミレーション

163774ワット発電中さん2018/06/28(木) 14:30:27.77ID:5KP8NaWW
うん、時間かかるから細切れでやってる
シミュレーション

164774ワット発電中さん2018/06/28(木) 14:44:26.74ID:XaHhZDRp

165774ワット発電中さん2018/06/28(木) 20:55:56.18ID:Ue66jHRz
>>162
合成三日でインプリ失敗とかむかし大規模FPGAでやってたわ。

今民生品は、小さいのしか使わなくてわけわからん

166774ワット発電中さん2018/06/28(木) 21:41:18.51ID:5KP8NaWW
>>165
スワップしまくりか

167774ワット発電中さん2018/06/28(木) 21:56:04.89ID:Ue66jHRz
>>166
DSP48をフルに使って45万円したVertex5を4つ使ってとにかく早く動かす。簡単なお仕事で、使用率90%あたりから、タイミングメットしませーん。ウワーン。それを超えるチップ無いでーす

168774ワット発電中さん2018/06/28(木) 23:13:04.60ID:qxrhGPux
確かに90%超えたあたりからやたら時間かかるよね。
Symplify 使うと多少マシになる。

169774ワット発電中さん2018/06/28(木) 23:13:16.10ID:qxrhGPux
確かに90%超えたあたりからやたら時間かかるよね。
Symplify 使うと多少マシになる。

170774ワット発電中さん2018/06/29(金) 11:17:37.38ID:8w5CZ6Nh
配置配線のパラメタチューニングしたりする?
訳もよく判らず弄りすぎで大体元の木阿弥なんだけど

171774ワット発電中さん2018/06/30(土) 01:22:10.53ID:ubj+ZUwj
チューニングのやり方がわからない(ため息)
Lチカぐらい簡単なやつは10秒でコンパイルできればいいんだけど、最適化を完全オフにするパラメータってあるの?

172774ワット発電中さん2018/06/30(土) 21:09:03.10ID:Sfoi0kwX
(回路合成だけでなく)配置配線のツールもサードパーティが開発できればいいのにぃ

173774ワット発電中さん2018/06/30(土) 21:41:17.06ID:nqUix+/d
>>172
開発すればいいんじゃね?
ダメってことはないだろ。

174774ワット発電中さん2018/06/30(土) 22:07:31.38ID:Sfoi0kwX
>>173
ちょっとやってみたいけど、NGDやNCDのフォーマットに関する公開資料なくね?

175774ワット発電中さん2018/06/30(土) 23:10:21.30ID:ZOEfo4cc
>>174
 http://www.clifford.at/icestorm/
 Project IceStorm aims at reverse engineering and documenting the bitstream format of Lattice iCE40 FPGAs

 Why the Lattice iCE40?
 It has a very minimalistic architecture with a very regular structure.

さぁやってくれ。

176774ワット発電中さん2018/07/01(日) 04:50:58.19ID:dOFnAt44
>>175
やっぱりリバースエンジニアリングになるのか(無茶言わんでくれ)

でもLatticeはノーマークだったから教えてくれてありがとう

177774ワット発電中さん2018/07/01(日) 08:44:29.19ID:21VsAuPz
正式に開発したいなら教えてくれるかもよ。
NDA いるだろうけど。

178774ワット発電中さん2018/07/02(月) 10:31:30.98ID:MCXdyEkQ
FPGAエディタをスクリプト経由で動かすとか
無理か

179774ワット発電中さん2018/07/03(火) 21:54:50.62ID:TUeFXinq
PVA

180774ワット発電中さん2018/07/11(水) 21:47:39.62ID:8xMwsRDE
パーソナル・バケーション・アシスタント?(PVA)

181774ワット発電中さん2018/07/12(木) 10:06:12.69ID:05jJdtnB
ポリビニールアルコール

182774ワット発電中さん2018/07/15(日) 10:18:17.63ID:5+0mEq6F
>>75
>FPGAの回路設計とASICの回路設計は似て非なるもの
ほう、そのこころは?

183774ワット発電中さん2018/07/15(日) 11:22:47.11ID:vemc6UVS
わからんけど
FPGAはセル単位になってしまうとか?

184774ワット発電中さん2018/07/15(日) 11:34:53.49ID:vNqsj68u
FPGA だとデュアルポートRAMや演算器を優先的に使う設計するけど
ASIC だとシングルポートRAM、演算は出来るだけ単純化とかかな。
ASIC はプロセスにもよるけど。
それ以上に検証が違うけど。

185774ワット発電中さん2018/07/16(月) 08:35:43.62ID:Wtf6edTJ
ASICはテストパターンの労力で100倍違う

186774ワット発電中さん2018/07/16(月) 10:46:20.61ID:yJ/wSyff
10年以上前、フルスキャンで故障検出率100%にしたらテスト部門が喜んでた。
最近のテストはどうなってるのだろう?

187774ワット発電中さん2018/07/16(月) 11:24:20.42ID:3UJr0rsO
バックエンドは良く知らんけど、最近はゲートシミュレーションはやらないな。
故障検出はスキャンパス張るんだろう。

188774ワット発電中さん2018/07/16(月) 13:22:40.06ID:yJ/wSyff
RTLとネットリストはFormalityでチェック
自動レイアウトはAstroでタイミングドリブンレイアウト
10年前と大きく変わってないのかな。

189774ワット発電中さん2018/07/16(月) 13:24:27.45ID:wSop7A4q
おいしいところだけ食い散らかして逃げる強姦野郎はどこにもいる.。

190774ワット発電中さん2018/07/16(月) 14:37:36.95ID:3UJr0rsO
設計は Verilog で RTL 記述だから 20年前から変わってないぜ!

191774ワット発電中さん2018/07/16(月) 14:39:14.67ID:tiCVefT4
>>189
>強姦野郎

例えが謎

192774ワット発電中さん2018/07/16(月) 15:36:29.12ID:wSop7A4q
ビジネス用語: 無理やり種だけ入れてちゃんと育てずとんずら

193774ワット発電中さん2018/07/16(月) 15:49:38.35ID:tiCVefT4
なるほど、下品な例えだということはわかった

194774ワット発電中さん2018/07/17(火) 04:42:03.49ID:cTyf8I5G
>>192
それやったわー
ASIC一人設計して、派遣やったんだけど年収430→440で辞めてきたー
そのあとは知らない。設計書は残してきた

195774ワット発電中さん2018/07/17(火) 07:28:05.71ID:7EqePAf9
千摺野郎もいる。
HDLのインデントが気に食わないので修正アップデートする奴。

196774ワット発電中さん2018/07/19(木) 16:47:49.09ID:nh5u8iIC
順列発生カウンタとか組合せ発生カウンタとかないね。

新着レスの表示
レスを投稿する